• AI글쓰기 2.1 업데이트
  • 통합검색(682)
  • 리포트(607)
  • 시험자료(66)
  • 자기소개서(4)
  • 방송통신대(4)
  • 서식(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

8비트 병렬 가산기 전전설2 색채심리 족보 8비트 가산기 반가산기 bcd to 7 segment DA 변환기 컴활2급 필기 컴퓨터활용능력
판매자 표지는 다운로드시 포함되지 않습니다.

"8비트 가산기" 검색결과 281-300 / 682건

  • 자료 표지
    디지털로직실험 11장 가산기와 크기 비교기
    .● 사용 부품7483A 4비트 2진 가산기7485 4비트 크기 비교기7404 6조 인버터LED 5개4조 DIP 스위치 1개저항: 330Ω 5개, 1.0㏀ 8개● 실험 순서1 ... 실험11가산기와 크기비교기● 실험 목표□ 4비트 2진/Excess-3 코드 변환기의 설계, 구현 및 테스트.□ 오버플로우(overflow) 검출이 가능한 부호 있는 가산기의 설계 ... 하고는 ‘이론요약’의 예에서 기술한 기본적인 개념을 사용하고 있다. 입력 2진수가 0000에서 1001(십진수9)까지의 값이라면 가산기는 입력 2진수에 0011(십진수 3)을 더해야 하
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 4,500원 | 등록일 2013.06.22 | 수정일 2021.02.02
    다운로드 장바구니
  • 자료 표지
    [컴기설2 보고서] Shifter & Counter
    -bit loadable shifterShifter는 register에 저장되어 있는 정보를 단방향이나 양방향으로 이동시킬 수 있는 하드웨어이다. 설계한 8-bit loadable s ... multiplexer(LSL8, LSR8, ASR8에서 각각instance)I/O configurationModule 이름구분이름비트 수설명shifter8inputclk1 ... , LSL, LSR, ASR 중 하나를 선택shamt2-bitShift amount로, 2-bit이기 때문에 0~3까지 shift를 수행할 수 있음d_in8-bitop에서 LOAD
    Non-Ai HUMAN
    | 리포트 | 18페이지 | 1,500원 | 등록일 2015.03.17
    다운로드 장바구니
  • 자료 표지
    [디지털논리회로] 프로젝트 - 고속 동작 덧셈기 설계
    RCA와 비교할 수 있다. RCA에서 가산기의 각 비트는 아래 비트로부터 carry 출력을 기다려야 하고, CLA에서, 모든 carry 출력은 미리 예측하여 한 번에 계산된다. 그 ... 다. 가산기(adder)의 기본 원리는 10진수의 덧셈에서 같은 자리 수들의 합이 10을 넘게 되면 자리를 올려주는 방식으로 덧셈을 하는 것이다. 디지털 회로에서는 이러한 원리 ... 아도 됨을 의미한다. 4-bit CLA 한 개의 delay는 2Δg라고 했을 때 32-bit CLA를 만들기 위해서는 8개의 4-bit CLA가 직렬로 연결되므로 32-bit CLA
    Non-Ai HUMAN
    | 리포트 | 19페이지 | 1,000원 | 등록일 2014.05.06
    다운로드 장바구니
  • 자료 표지
    실험2 제04주 Lab02 Pre 4 Bit Full Adder
    어 FPGA를 이용하는 기초적인 실험으로써 굉장히 중요한 실험이다. 반가산기와 전가산기는 전 실험으로부터 어떻게 작동하는지 잘 알아보았다. 하지만 모든 실험은 1-bit짜리로 진행 ... 이다. 4-bit Ripple Carry Adder를 제작함으로써 기본적인 덧셈기를 이해할 수 있는 중요한 실험이다. ... ) Procedure of Lab 23) Procedure of Lab 33. Predata of this Lab1) Lab 1 of Half adder2) Lab 2 of 1-bit
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17
    다운로드 장바구니
  • 자료 표지
    실험2 제04주 Lab02 Post 4 Bit Full Adder
    할 수 있는 4-bit Full adder를 만들 수 있었다.4. Conclusion이번 실험은 가장 기본적인 반가산기와 전가산기를 통해 1-bit 이상의 Full adder를 제작 ... data and description of Lab 1 (Half adder)2) Measured data and description of Lab 2 (1-bit Full adder ... )3) Measured data and description of Lab 3 (4-bit Full adder)3. Discussion4. Conclusion5. Reference1
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17
    다운로드 장바구니
  • 자료 표지
    조합논리회로 실험 이론정리(10주차)
    10주차 실험 이론정리이번 시간은 저번 시간에 배운 가산기와 감산기 복습과 더불어 엔코더, 디코더, 비교기에 대한 이론을 공부하였다.가산기저번 시간에 배운 가산기와 감산기에 대한 ... 내용을 요약하면 가산기라는 것은 이름 그대로 더하는 것을 의미한다. 이런 가산기에는 반가산기와 전가산기가 있는데 반가산기는 2입력 회로이고 전가산기는 3입력 회로이다. 2진수 ... 입력 값을 가지는 가산기에서 반가산기의 경우 입력 값 서로 더해서 2개의 출력 값을 가지는데 두개의 입력 값을 더해 캐리가 발생할 경우 출력 값 1을 가지고 더해서 0이 되면 출력
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 1,000원 | 등록일 2013.06.09
    다운로드 장바구니
  • 자료 표지
    DAC를 이용한 LED 밝기 제어 예비보고서
    를 가지는 8비트 D/A 변환기임.- 0~255까지의 디지털 데이터를 0V~5V사이의 아날로그 신호로 바꿔줌.Pin Name기???? 능DINSerial Data Input ... 변환기와 DA 변환기는 디지털 계측 기술에 필수불가결한 것이다. DA 변환기의 방식에는 시분할 DA 변환 방식, 사다리꼴 DA 변환 방식, 무게 저항형 DA 변환 방식과 전류 가산 ... 분류* 병렬 D/A 컨버터* 직렬 D/A 컨버터- 병렬 D/A 변환기(Parallel DAC)- DAC 모듈의 병렬 D/A변환기인 AD7302는 두개의 출력 채널을 가지는 8
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,000원 | 등록일 2015.11.23
    다운로드 장바구니
  • 자료 표지
    논리회로실험. 실험10. D/A & A/D converter(DAC & ADC)
    을 각각 연결해줌으로써 한 비트 2진 체계에의 수에 가중치를 가해줄 수 있다. 이를 OP AMP의 입장에서 살펴보면 더 명확하다. 다음은 반전가산증폭기이다.즉V _{out} =-R ... 각 비트에 가중치를 곱한 후 더해서 10진수를 얻을 수 있다.따라서 BCD 코드의 출력에 8421의 가중치를 가지는 단순 비트를 나타내는 코드에 1, 2, 4, 8의 가중치 저항 ... 를 인정하고 수정하며, 타인의 기여를 적절히 인정한다.8. 차별 안하기: 인종, 종교, 성별, 장애, 연령, 출신국 등의 요인에 관계없이 모든 사람을 공평하게 대한다.9. 도덕성: 허위
    Non-Ai HUMAN
    | 리포트 | 13페이지 | 2,000원 | 등록일 2015.12.21 | 수정일 2016.06.02
    다운로드 장바구니
  • 자료 표지
    디지털미디어 원리 및 실습 중간고사 내용 정리
    을 취함상데이터를 불연속적인 디지털데이터로 변환하는 과정?각 화소의 밝기 또는 색을 컴퓨터에서 인지할 수 있는 숫자로 표현?표현할 수 있는 색상의 수가 2G일 경우?G비트 양자화?8 ... 화 과정에 사용되는 비트 수는 신호대 잡음의 비율인 S/N(Signal to Noise)비와 진폭의 최고점과 최저점 사이의 범위(Dynamic Range)를 고려하여 결정양자화스텝크기 ... ?눈금자의 크기 q는, V가 최대 진폭이라면 “q = V/(2B?1)”?예:?B= 1?B = 8?B = 16양자화에러(quantization error)?표본화 된 신호의 Y축 값
    Non-Ai HUMAN
    | 시험자료 | 20페이지 | 1,500원 | 등록일 2016.05.06 | 수정일 2016.05.10
    다운로드 장바구니
  • 자료 표지
    전가산기 반가산기 어셈블리어
    1. Full Adder ( 전가산기 )전가산기는 (full adder) 2진 숫자(비트)를 덧셈하기 위한 논리 회로의 하나. 온 덧셈기라고도 한다. 전가산기는 3개의 디지털 ... , 즉 합과 새로운 자리 올림수(result carry)를 생성한다. 컴퓨터는 전가산기를 반가산기라고 하는 2개의 입력 회로와 조합시켜, 동시에 4개 비트 또는 그 이상의 덧셈을 할 ... 수 있다.1) 진리표2) 회로도3) 논리식2. 반가산기 (half adder)2진 숫자(비트)를 덧셈하기 위해 사용되는 논리 회로의 일종으로 반 덧셈기는 2개의 디지털 입력(비트
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,000원 | 등록일 2013.05.24
    다운로드 장바구니
  • 자료 표지
    전전컴설계실험2-2주차결과
    / SW2-OnOn4SW1-Off / SW2-OffOff(3)Lab3-반가산기-1 23 4-결과값-순서SWLED1(SUM bit)LED2(Carrybit)1SW1-On / SW2 ... -OnOffOff2SW1-On / SW2-OffOnOff3SW1-Off / SW2-OnOnOff4SW1-Off / SW2-OffOffOn(4)Lab4-전가산기-1 23 45 67 8 ... Gate를 Bread board에 구현해본다. 그리고 구현한 Gate들을 바탕으로 반가산기를 구현한다.(2)Essential Backgrounds for this Lab(1)OR
    Non-Ai HUMAN
    | 리포트 | 16페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15
    다운로드 장바구니
  • 자료 표지
    디지털실험 5 결과 실험 5. Multiplexer 가산 감산
    실험 4의 회로이다. 8입력 3제어입력 1출력을 가지는 먹스(74151) 2개로 전가산기를 구성했다. 이전의 회로보다는 쉬운 느낌인데, 진리표에 따라 1이 되어야 하는 입력에 1 ... =0 의 결과 C=1 S=0A=1, B=1 Cin=1 의결과 C=1 S=1 전감산기가 필요한 경우를 보여주는 좋은 예, A+B=10이라 자리올림으로 올라가고 이전비트의 자리올림 ... 의 제어입력을 받아 개의 출력을 낸다. 이번 실험처럼 같은 입력에 따라 두 개의 다른 출력이 필요한 논리에서 쓰기 좋은 것 같다.실험 4. SN74151을 2개 이용하여 전가산기 설계
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,000원 | 등록일 2014.09.30
    다운로드 장바구니
  • 자료 표지
    8421(BCD) 가산기 설계 제안서 및 설계 결과 보고서
    - 4bit 2진 전가산기 소자인 74LS87을 이용하여 8421(BCD) 가산기를 설계한다. - 74LS87소자는 4bit 2진 전가산기 소자이다. 따라서 74LS87의 구조 ... 를 설계한다. BCD는 0~9까지의 10진수 1자리를 4비트의 2진수로 표현한 것이며 10진수를 나타낼 경우 8-4-2-1이라는 자리값을 부여한 4bit 2진수로 표현되고, 자리값 ... Adder) - 전가산기는 3개의 입력 비트들의 합을 계산하는 조합회로로 전가산기는 3개의 입력과 2개의 출력으로 구성된다. 와 로 표시된 입력 변수들은 더해질 현재 위치의 두 비트이
    Non-Ai HUMAN
    | 리포트 | 14페이지 | 2,000원 | 등록일 2012.07.17
    다운로드 장바구니
  • 자료 표지
    3장 오픈컬렉터와 3상태 버터, 인버터 및 4장 가산기
    .[기본이론]1. 반가산기(Half Adder)한 비트씩 두 개의 2진수를 더하는 경우 4가지 상태의 값이 나온다. 입력은 두 개의 2진수 비트로 구성되고, 출력은 이들 두 개의 비트 ... 기 예비 레포트[목적]1. 반가산기와 전가산기의 원리를 이해한다.2. 가산기를 통하여 논리회로의 구성능력을 키운다.3. 가산기를 이용한 가산 연산장치를 이해할 수 있도록 한다 ... 을 수행하는 장치를 반가산기라고 하고 진리표는 다음과 같이 된다.표 4.1에서 합(S)와 자리올림수(C)의 논리식을 구하면 다음과 같다.S = A · B + A · B = A 十
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 2,000원 | 등록일 2012.12.10
    다운로드 장바구니
  • 자료 표지
    4자리 2진수 가산기, 감산기 설계결과보고서
    사용 금지4) 외관상 보기 좋아야 함5) 팀 협력3. 관련이론1) BCD 가산기BCD코드는 10진수의 수로 0~9의 범위만을 표현한다. BCD 코드 표현에는 4bit가 필요하지만 4 ... 결과 보고서(4자리 2진수 가산기, 감산기)과 목하이브리드 설계교 수 님이영훈 교수님조10조이 름박상웅, 허성원학 번20080811, 20080853제 출 일13. 05. 16 ... 87과 74LS83을 써서 4자리 2진수를 가산과 함께 감산할 수 있는 회로를 설계하고, 8421 가산기를 설계하라.2. 제한조건1) 적당한 가격2) 안정적인 동작3) 불량소자
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 3,000원 | 등록일 2013.07.01
    다운로드 장바구니
  • 자료 표지
    OR, XOR, 반가산기, 정가산기실험
    하는 논리 회로-반가산기두 개의 입력 비트(A, B)를 더하여 합(S)과 자리 올림 수(C)를 산출하는 논리 회로2. Materials & Methods (실험 장비 및 재료와 실험 ... , 0) 일때[그림6] 반가산기 실험 A, B (1, 1) 일때라. Result of Lab 4-전가산기 실험[그림8] 전가산기 실험 A, B, C (0, 0, 0) 일때[그림8 ... ] 전가산기 실험 A, B, C (0, 1, 1), (1, 0, 1), (1, 1, 0) 일때[그림8] 전가산기 실험 A, B, C (0, 0, 1), (0, 1, 0), (1, 0
    Non-Ai HUMAN
    | 리포트 | 14페이지 | 2,000원 | 등록일 2014.02.14
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험2(전전설2)3주차예비
    : 2012440이 름 :Ⅰ. 서론 (Introduction)1. 실험의 목적(Purpose of this Lab)Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 전가산기 ... 은 다음과 같다[Size_constant] : 값의 비트 크기를 나타내는 상수(n 비트) : n진수를 의미 : n진수로 표현된 값저장되는 값은 n비트 2진수로 저장된다.사 ... 하는 것을 말한다. 모듈 인스턴스에는 순서와 이름에 의한 매핑이 존재한다.바. Verilog HDL 어휘 규칙Integer는 10진수, 16진수, 8진수, 2진수를 사용한다. 형식
    Non-Ai HUMAN
    | 리포트 | 18페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
    다운로드 장바구니
  • 자료 표지
    [verilog HDL] 감산기와 비교기의 설계
    감산기를 만들어 보았는데 이론과 정확히 일치하는 결과를 얻었다. behavioral modeling을 이용하여 설계를 했으며, 이전에 해 보았던 1bit 전가산기와 큰 차이가 없 ... 시 XOR 게이트를 사용하여 1bit 감산기를 만든 후 이를 Module Instance를 사용하여 4bits 감산기를 설계한다.2) Simulation으로 설계된 디자인을 검사 ... 는 각각 다른 LED에 연결되도록 설계한다.2) 4bit 감산기를 설계한다. 입력 X,Y는 각각 버스 스위치에 연결되도록 하고 Carry_out과 출력값 4개는 각각 다른 LED에 연결
    Non-Ai HUMAN
    | 리포트 | 27페이지 | 3,000원 | 등록일 2014.11.02
    다운로드 장바구니
  • 자료 표지
    디지털 시스템 실험
    된다. 이와 같은 요령으로 n개의 전가산기를 연결하면 n비트로 구성된 2개의 2진수를 더할 수 있는 이진병렬가산기를 쉽게 구성할 수 있다. 아래 그림과 같은 4bit 병렬가산기를 구현 ... 개의 반가산기와 1개의 OR 게이트를 사용하여 전가산기를 구현할 수 있는가?- 전가산기의 구현은 반가산기 2개와 OR Gate를 이용하여 만들어져 있다.7. n-bit 이진 병렬 ... 가산기는 복수개의 비트들로 구성된 2진수 2개를 더해 결과를 출력하는 조합회로로, 전가산기들을 차례로 연결하여 아랫단의 자리올림 출력이 윗단의 자리올림 입력으로 들어가도록 구성
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 1,000원 | 등록일 2012.07.18
    다운로드 장바구니
  • 판매자 표지 자료 표지
    VHDL 8비트 CPU설계
    을 주고받을 수 있는 통로를 버스(bus)라고 하는데 동시에 옮겨 갈 수 있는 비트 수에 따라 8bit, 16bit, 32bit, 64bit 등으로 구분된다. 일반적으로 말하는 펜티엄 ... 1. 연구제목8비트 CUP 설계2. 목적지금까지 배운 것을 기반으로 하여 8비트 CUP설계를 하여 구현을 해본다.3. 본론 내용ⅰ) CUP의 기본구성 및 동작원리ⅱ) 디코더 설계 ... ⅲ) 레지스터 설계ⅳ) MUX 설계ⅴ) 가산기 설계ⅵ) ALU 설계ⅶ) 시프트 설계ⅷ) 종합적인 CUP설계4. 본론1) CPU의 기본구성컴퓨터 시스템 전체를 제어하는 장치
    Non-Ai HUMAN
    | 리포트 | 29페이지 | 10,000원 | 등록일 2012.12.18 | 수정일 2019.05.30
    다운로드 장바구니
  • 전문가 요청 쿠폰 이벤트
  • 전문가요청 배너
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 12월 05일 금요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
11:20 오후
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기