"아날로그회로설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

아날로그 중앙대 아날로그 smps 3.스텝모터 예비 카운터 설계 래치와 플립플롭 stopwatch 설계 신호발생기

판매자 표지는 다운로드시 포함되지 않습니다.

"아날로그회로설계" 검색결과 281-300 / 2,550건

[A+][예비레포트] 중앙대 아날로그 및 디지털 회로 설계실습 7. 논리함수와 게이트

진리표를 만들고, 2x4 회로도를 설계한다.N비트의 2진 코드 입력에 의해 최대 2^n개의 출력을 가지는 회로디코더란 n비트의 2진수 값을 입력으로 받아서 최대 개의 다른 출력 ... 실습 7. 논리함수와 게이트실습목적여러 종류이 게이트의 기능을 측정하여 실험적으로 이해한다.설계실습계획서2-1 XNOR 게이트 설계 및 특성 분석AND, OR, NOT 게이트 ... 를 사용하여 NAND, NOR, XOR 게이트의 기능을 갖는 회로도를 그리고, XNOR (Exclusive NOR)의 진리표를 사용하여 AND, OR, NOT 케이트로 XNOR의 회로

리포트 | 4페이지 | 1,000원 | 등록일 2022.04.08

다운로드 장바구니
아날로그 및 디지털회로설계실습 실습6(위상 제어 루프(PLL))결과보고서

한다.위상 제어 루프를 브레드보드에 설계한 사진→ 설계실습 책 그림 6-2를 참고하여 브레드보드에 위상 제어 루프를 설계하였다. 회로를 설계하는데 사용한 재료는 UA741, 74 ... 설계실습 6. 위상 제어 루프(PLL)요약이동 통신 등의 채널 설정에 주로 쓰이는 위상 제어 루프에 대해 실험을 하였다. 위상 제어 루프는 VCO의 직류 입력에 변조 신호를 인가 ... 하면 간단한 위상변조기가 되며 주파수 변조나 주파수 편이 방식의 복조기로 사용할 수 있다고 한다. 우리 실험에서는 XOR 게이트를 사용하여 위상 제어 루프 회로를 구성

리포트 | 7페이지 | 1,000원 | 등록일 2020.09.24

다운로드 장바구니
[A+]중앙대 아날로그및디지털회로설계실습 과제 논리함수와 게이트 (10주차)

아날로그 및 디지털 회로설계실습10주차 논리함수와 게이트 과제1.NAND 게이트 소자만을 이용하여 만든 XOR 게이트 등가회로: 진리표입력A입력B출력Y*************.4 ... X2 인코더 회로도 : 4개의 입력으로 2개의 출력: 진리표입력0입력1입력2입력3출력A출력B100000010001001010000111

리포트 | 2페이지 | 1,000원 | 등록일 2021.10.09

다운로드 장바구니
[A+]중앙대 아날로그및디지털회로설계실습 과제 래치와 플립플롭 (11주차)

아날로그 및 디지털 회로설계실습11주차 래치와 플립플롭 과제1.Positive edge-triggered flip flop은 clock이 0에서 1로 변할 때만 출력이 변한다

리포트 | 1페이지 | 1,000원 | 등록일 2021.10.09

다운로드 장바구니
[A+] 중앙대 아날로그 및 디지털 회로설계실습 신호발생기 예비보고서

예비보고서 5.과목명아날로그 및 디지털 회로 설계 실습담당교수학과전자전기공학부조학번작성자실습일제출일설계실습 5. 신호 발생기5-1. 실습 목적Wien bridge RC 발진기 ... . 설계실습 계획서5-3-1. 신호발생기 설계(A) 에 주어진 Wien Bridge 회로에서V` _{`+} `와V` _{`-} `의 관계식을 구하시오. 이 관계식을 이용하여1.63 ... `kHz`에서 발진하는 Wien Bridge 회로를 설계하시오.이론 7 내용을 참고하여 Wien Bridge 회로에서V` _{`+} `와V` _{`-} `의 관계식을 구해보

리포트 | 7페이지 | 1,000원 | 등록일 2021.09.01

다운로드 장바구니
[A+]중앙대학교 아날로그및디지털회로설계실습 위상 제어 루프 (PLL) 과제

는다.)문제 21) 위 회로의 현재 Input 주파수: 5MHz, ⓐ 노드의 주파수: 5MHz, Output 주파수: 3MHz일때 충분한 시간이 지났을 경우 Input, ⓐ 노드 ... , Output : 5MHz 이다.2) 위 회로의 현재 Input 주파수: 5MHz, ⓐ 노드의 주파수: 3MHz, Output 주파수: 3MHz일 때 충분한 시간이 지났을 경우 Input, ⓐ 노드, Output의 주파수를 구하시오. -> Answer

리포트 | 3페이지 | 1,000원 | 등록일 2021.09.02

다운로드 장바구니
[A+]중앙대학교 아날로그및디지털회로설계실습 전압 제어 발진기 과제

속도에는 한계가 있다. 이때, 주파수에 제한이 걸리기 때문에 Vc가 큰 영역에서 비 선형성을 갖는다.• 쌍안정 회로란 무엇인가?-> Answer최초의 상태가 1이라 하면, 반대 ... (reset)를 갖는다. 전기적 자극(Trigger)에 의해 하나의 안정 상태에서 또다른 안정 상태로 변하는 회로를 쌍안정 회로(bistable-circuit)라고 한다.• 쌍안정 회로

리포트 | 2페이지 | 1,000원 | 등록일 2021.09.02

다운로드 장바구니
중앙대학교 아날로그및디지털회로설계실습 설계실습 3. 스텝 모터 구동기 A+ 예비보고서

register)의 사용 방법을 배운다. 이를 바탕으로 BJT 트랜지스터와 범용 이동 레지스터를 이용하여 스텝 모터 구동기를 설계한 후 그 동작을 확인한다.* 사용장비 ... ) : 1대 점퍼선 : 다수3-3 설계 실습 계획서3-3-1 스텝 모터의 회전각은 가해진 펄스 수를 조정함으로써 제어할 수 있다. 만약 1회전 100펄스의 스텝 모터가 있다면, 구동 ... 회로에서 1개의 펄스를 보낼 때 스텝 모터는 몇 도 회전하는지 계산하시오.먼저, 스텝 모터의 회전각을 구하는 식은 다음과 같다.3-3-3 ULN2003AN IC의 data

리포트 | 21페이지 | 1,000원 | 등록일 2022.09.15 | 수정일 2022.09.22

다운로드 장바구니
[예비보고서]중앙대학교 아날로그및디지털회로설계실습 초전형(Pyroelectric) 적외선 센서

1-1. 실습 목적초전형 적외선 센서, LED, Op-Amp의 원리를 이해하고, 센서가 인체의 움직임을 감지하였을 때 발생하는 전압의 변화를 검출할 수 있는 초전형 센서 회로 ... 를 설계한다.1-2. 실습 준비물부품적외선 센서 RE200B : 1개Op-Amp UA741CN : 2개LED : 1개커패시터 10nF, ceramic disk :1개커패시터 10uF

리포트 | 4페이지 | 1,000원 | 등록일 2023.06.23

다운로드 장바구니
[예비보고서]중앙대학교 아날로그및디지털회로설계실습 Switching Mode Power Supply (SMPS)

2-1. 실습 목적SMPS (Switching Mode Power Supply)의 동작 원리와 회로 모듈을 이해하여 SMPS를 설계할 수 있는 능력을 배양한다.2-2. 실습 준비 ... generator) : 1대점퍼선 : 다수2-3. 설계실습 계획서2-3-1 PWM칩(UC3845)을 이용하여 아래 성능의 PWM 제어 회로를 설계하시오. - 출력전압 : 0 V

리포트 | 6페이지 | 1,000원 | 등록일 2023.06.23

다운로드 장바구니
[A+]중앙대 아날로그및디지털회로설계실습 과제 신호발생기 (6주차)

아날로그 및 디지털 회로설계실습6주차 신호 발생기 과제1.- UA741CN의 datasheet: UA741CN의- 1N4001의 datasheet: 1N4001의 surge

리포트 | 3페이지 | 1,000원 | 등록일 2021.10.09

다운로드 장바구니
[A+]중앙대학교 아날로그및디지털회로설계실습 스텝 모터 구동기 과제

리포트 | 3페이지 | 1,000원 | 등록일 2021.09.02

다운로드 장바구니
판매자 표지

(A+) 아날로그회로실험및설계 Op-amp 반전, 비반전 증폭기 실험 보고서

아날로그회로실험및설계 결과 보고서 #2 (3주차 결과)( 반전, 비반전 증폭기 실험 )과 목담당교수제 출 일학 번이 름1. 실험목표① Op-Amp의 기본적인 특성을 이용하여 반전 ... 으로 오실로스코프 상에 위와 아래가 잘려 나타난 모습이다.※ 실험 2) 반전 증폭기 2개를 사용하여 출력이 10V(증폭률이 10배)의 비반전 신호가 나오는 회로를 설계 ※설명 : 피크 대 피크 ... 는 회로를 설계하는 모습 ※※ 실험 3) R1 : 10k, R2 : 10k ※설명 : 피크 대 피크가 하나는 2V, 하나는 4V가 나와 비반전 형태로 2배 차이가 나는 모습이다.※ 실험

리포트 | 13페이지 | 3,000원 | 등록일 2024.11.04

다운로드 장바구니
중앙대학교 아날로그및디지털회로설계실습 설계실습 5. 전압제어 발진기 A+ 예비보고서

도록 회로를 설계 하시오.교재 ‘아날로그 및 디지털 회로 설계 실습 교재 p.47’에 의하면  는 다음과 같 ... 서플라이(Power supply) : 1대함수발생기 (Function generator) : 1대점퍼선 : 다수5-3 설계 실습 계획서5-3-1 슈미츠 회로의 특성(A) 실험에 사용 ... 으로    값을 정할 수 있다. ×      , 즉       이다. 즉     로 설계할 수 있으며, 실습자는       의 값으로 설계하였다.설계한 회로는 다음과 같다.

리포트 | 10페이지 | 1,000원 | 등록일 2022.09.15

다운로드 장바구니
7. 논리함수와 게이트 예비보고서 - [아날로그및디지털회로설계실습 A+ 인증]

아날로그 및 디지털 회로 설계 실습-실습 7 예비보고서-논리함수와 게이트소속중앙대학교 전자전기공학부담당 교수님*** 교수님제출일2021.10.28(목)분반, 조**분반, *조학번 ... , OR, NOT 게이트로 XNOR의 회로도를 설계한다.DigStim1 소자를 사용하여 10ms 마다 In1 과 In2 가 각각 00, 01, 10, 11 이 되도록 설정해주었다. 이때 ... 할 수 있는 방법의 실험 방법을 설계한다.전파 지연 시간은 논리회로가 입력신호를 받고서 출력 결과를 나타낼 때까지 걸리는 시간을 의미한다. 이 전파 지연 시간이 게이트의 입출력

리포트 | 11페이지 | 1,000원 | 등록일 2022.10.02 | 수정일 2023.01.03

다운로드 장바구니
8. 래치와 플립플롭 예비보고서 - [아날로그및디지털회로설계실습 A+ 인증]

아날로그 및 디지털 회로 설계 실습-실습 8 예비보고서-래치와 플립플롭소속중앙대학교 전자전기공학부담당 교수님*** 교수님제출일2021.11.04(목)분반, 조**분반, *조학번2 ... 을 구성할 수 있다. 실제 래치나 플립플롭을 설계할 때 트랜지스터를 다양한 방식으로 레이아웃 하여 설계하므로 자신이 원하는 회로의 가장 중요한 특성을 잘 파악하여 tradeoff 관계 ... 를 고려한 최선의 회로로 설계하는 능력이 필요하다. 하지만 그 이전에 래치와 플립플롭의 전기적 특성을 잘 파악하여 어떻게 동작할 지 아는 능력이 필요하다.

리포트 | 12페이지 | 1,000원 | 등록일 2022.10.02 | 수정일 2023.01.03

다운로드 장바구니
중앙대학교 아날로그및디지털회로설계실습 설계실습 6. 위상 제어 루프(PLL) A+ 예비보고서

6-1. 실습목적 : Wien bridge RC 발진기를 이용하여 신호 발생기를 설계, 제작, 측정하며 그 동작을 확인한다.6-2. 실습 준비물* 부품저항 100, 1/2W ... ) : 1대함수발생기 (Function generator) : 1대점퍼선 : 다수6-3 설계 실습 계획서6-3-1 위상제어루프의 용도이론부의 위상 제어 루프를 이해하여 요약, 설명 ... 하면서 직류에 가까운 전압으로 변환된다. 이때 이 루프 필터의 폴 (Pole)값은 위상 고정루프의 응답특성을 결정한다.마지막으로 가변 발진기 (Voltage Contorolled Oscillator)이다. 가변 발진기는 제어 신호의 크기에 따라 출력되는 주파수가 변하는 발진회로이다.

리포트 | 11페이지 | 1,000원 | 등록일 2022.09.15

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계 실습 3학년 2학기 신호발생기 예비

아날로그 및 디지털회로 설계 실습4주차 예비: 신호발생기전자전기공학부20160000 하대동고릴라1. 신호발생기 설계(A) 그림 4-1에 주어진 Wien bridge회로에서V _{ ... +}와V _{-}의 관계식을 구하시오. 이 관계식을 이용하여 1.63(kHz)에서 발진하는 Wien bridge 회로를 설계 하시오.R PVER {1} over {jwC} = {R ... 과 같이 회로를 설계했다.(B) 발진 주파수 1.63(kHz)에서 Loop gainA _{V} beta =1을 갖기 위한 증폭기 이득A _{V}를 구한다.(A)에서beta (w

리포트 | 5페이지 | 1,500원 | 등록일 2020.12.23

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계 실습 3학년 2학기 논리함수와게이트 예비

아날로그 및 디지털회로 설계 실습9주차 예비: 논리함수와 게이트전자전기공학부20160000 하대동고릴라1. XNOR 게이트 설계 및 특성 분석(A) AND, OR, NOT 게이트 ... 의 회로도를 설계한다.↑NAND 게이트↑NOR 게이트↑XOR 게이트XNOR 진리표ABY=A?B=bar{A``` OPLUS B}001010100111↑XNOR 게이트(XOR 출력 ... TIMES 4 Thermometer to binary 디코더의 기능에 대해 설명하고, 그 정의에 따라 진리표를 만들고,4 TIMES 2 회로도를 설계한다.decoder는 부호화된 데이터

리포트 | 8페이지 | 1,500원 | 등록일 2020.12.23

다운로드 장바구니
[A+]중앙대 아날로그및디지털회로설계 실습 예비보고서4 신호발생기

현재 R1은 10k옴 R2는 30k옴으로 gain이 1보다 크기 때문에 포화로 인한 출력파형이 왜 곡되어 나오게 된다. 이를 해결하기 위해 다이오드를 활용하여 gain을 조절하여 해결 할 수 있다. 소신호에서 gain이 1보다 크게 대신호에서는 gain이 1보다 작게 ..

리포트 | 10페이지 | 1,000원 | 등록일 2022.09.08 | 수정일 2022.09.16

다운로드 장바구니

이전10개 10 11 12 13 141516 17 18 19 다음10개

파워링크

신청하기