• AI글쓰기 2.1 업데이트
  • 통합검색(909)
  • 리포트(787)
  • 자기소개서(109)
  • 시험자료(4)
  • 방송통신대(4)
  • 논문(2)
  • ppt테마(2)
  • 이력서(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

아날로그 카운터설계 아날로그및 결과보고서11 위상제어루프 중앙대학교 7segment decoder smps stopwatch 설계
판매자 표지는 다운로드시 포함되지 않습니다.

"아날로그설계실습" 검색결과 261-280 / 909건

  • 자료 표지
    [A+]중앙대 아날로그및디지털회로설계 실습 예비보고서9 4bitadder
    1. 실습을 위한 이론적 배경:-부울 대수 : 변수, 상수, 연산자, 기본 공리 및 정리로 구성되어 있으며 부울 대수에 나타날 수 있는 상수 값은 0과 1 뿐이다. 현대 ... 이 성립한다. : 논리곱을 논리합으로 논리합을 논리곱으로 바꿔주는 법칙으로 NOR은 보수 입력의 AND 게이트로 나타낼 수 있다는 뜻이다.ㄴ4. 실습 계획서4.1 전가산기 ... 설계A 전가산기에 대한 진리표를 작성한다.B Karnaugh 맵을 이용하여 간소화 된 Sum of product 또는 Product of sum 형태의 불리언 식을 구한다.C
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 1,000원 | 등록일 2022.09.08
    다운로드 장바구니
  • 자료 표지
    A+ 중앙대 아날로그및디지털회로설계실습(예비)6. 위상제어루프(PLL)
    6-3. 설계실습 계획서6-3-1 위상제어루프의 용도이론부의 위상 제어 루프를 이해하여 요약, 설명하고 실제 사용되는 분야에 대해서 서술한다.6-3-2 Datasheet사용 ... 에 따른 Vout 전압의 평균값 특성을 그리시오.6-3-4 위상제어루프 설계그림 6-2의 회로를 Simulation tool (PSPISE)로 설계한다. 이때 본인이 중요하다고 생각
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,500원 | 등록일 2022.09.10
    다운로드 장바구니
  • 자료 표지
    [A+]중앙대 아날로그및디지털회로설계실습 예비보고서9 4-bit Adder 회로 설계
    아날로그및디지털회로설계실습 05분반 11주차 예비보고서설계실습 9. 4-bit Adder 회로 설계9-3-1 (A)전가산기 진리표ABCinSCout0
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,000원 | 등록일 2021.10.09
    다운로드 장바구니
  • 자료 표지
    [A+]중앙대 아날로그및디지털회로설계실습 과제 7-segment / Decoder 회로 설계 (13주차)
    아날로그 및 디지털 회로설계실습13주차 7-segment / Decoder 회로 설계 과제1.7-segment LED의 특성이 Common Cathode type이라면 접지
    Non-Ai HUMAN
    | 리포트 | 1페이지 | 1,000원 | 등록일 2021.10.09
    다운로드 장바구니
  • 자료 표지
    [A+] 중앙대학교 아날로그및디지털회로설계실습 결과보고서 9. 4-bit Adder 회로 설계
    을 출력으로 나타내는 회로인 가산기 회로를 설계해보았다. 본 실습 9를 통해 조합논리회로의 예시인 전가산기의 동작과 기능에 대해 학습할 수 있다.9-2. 설계실습 내용 및 분석9 ... -2-1 설계한 전가산기 회로의 구현 (2-level 로직 회로)설계실습계획서에서 그린 2-단계 전가산기 회로를 토글 스위치와 LED를 추가하여 설계 및 구현하여라. 구현된 회로 ... 요약 : 본 실습 9에서는 3가지 실험을 진행했다. 첫 번째로, AND/OR gate를 이용하여 전가산기 회로를 구현하고 전가산기의 진리표와 동일하게 회로가 동작하는 것을 확인
    리포트 | 7페이지 | 1,000원 | 등록일 2023.02.06 | 수정일 2023.02.10
    다운로드 장바구니
  • 자료 표지
    [A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 9. 4-bit Adder 회로 설계
    (C) (B)에서 구한 간소화된 불리언 식에 대한 2-level AND-OR(NAND-NAND) 또는 OR-AND(NOR-NOR) 로 직 회로를 설계한다.(B)에서 간소화한 불 ... -input OR가 사용되었다. 하지만 실험의 준비물은 모두 2-input 소자라서 2-input 소자를 이용해서 동일한 기능을 구현하는 회로를 설계하면 [그림 3]과 같다.
    리포트 | 5페이지 | 1,000원 | 등록일 2023.02.06
    다운로드 장바구니
  • 자료 표지
    [A+] 중앙대 아날로그 및 디지털회로 설계실습10 7-Segment/Decoder 회로 설계 예비보고서
    아날로그 및 디지털 회로 설계 실습-실습 10 예비보고서-7-segment / Decoder 회로 설계학 과 : 전자전기공학부담당 교수님 : XXX 교수님제출일 : 2020.11 ... .XX(X)조 : X요일 X조학번 / 이름 : XXXXXXXX / XXX10-1. 실습 목적7-segment와 Decoder를 이해하고 관련 회로를 설계한다.10-2. 실습 준비물 ... . 설계실습 계획서10-3-1 7-segment/Decoder 진리표아래 7-segment/Decoder 진리표를 작성한다.입력출력ABCDabcdefgdisplay0000
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,000원 | 등록일 2021.09.06
    다운로드 장바구니
  • 자료 표지
    [A+]중앙대학교 아날로그및디지털회로설계실습 4-bit Adder 회로 설계 예비보고서
    도 ‘0’ 또는 ‘1’ 만을 가질 수 있다. 조합논리회로는 입력의 조합에 따라서 출력이 결정되는 회로이다. 조합논리회로를 설계하려면 설계하려는 회로의 기능을 입력과 출력 ... 으로 간략화 된 기능을 소자를 사용하여 구현한다. 간단한 기능을 갖는 회로를 예로 들어 설계과정을 살펴보자.입력: A, B, C출력: Y기능: A, B, C가 모두 ‘1’일 때 출력
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,000원 | 등록일 2021.09.02
    다운로드 장바구니
  • 자료 표지
    [A+][예비레포트] 중앙대 아날로그 및 디지털 회로 설계실습 7. 논리함수와 게이트
    실습 7. 논리함수와 게이트실습목적여러 종류이 게이트의 기능을 측정하여 실험적으로 이해한다.설계실습계획서2-1 XNOR 게이트 설계 및 특성 분석AND, OR, NOT 게이트 ... 도를 설계한다.AND 게이트에 NOT게이트를 연결하여 NAND게이트를 만든다.OR게이트에 NOT게이트를 연결하여 NOR게이트를 만든다.NOT게이트 2개, AND게이트 2개, OR ... 출력 시간 딜레이를 측정할 수 있는 방법에 대해 조사하고, 딜레이를 가장 정확하게 측정할 수 있는 방법의 실험 방법을 설계한다.AND게이트와 OR게이트는 두 입력신호가 같으면 그 값
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2022.04.08
    다운로드 장바구니
  • 자료 표지
    [A+][예비레포트] 중앙대 아날로그 및 디지털 회로 설계실습 4. 신호발생기
    실습 4. 신호발생기실습목적Wien bridge RC 발진기를 이용하여 신호 발생기를 설계, 제작, 측정하며 그 동작을 확인한다.설계실습계획서2-1 신호발생기 설계그림 4-1 ... 에서 3이라는 이득을 가져야한다.따라서 저항은 를 만족해야하며 실습 준비물에 있는 가변저항 10kΩ으로 설계를 할 것이다.2-2 Wien bridge Oscillator 설계발진 ... 에 주어진 Wien bridge 회로에서 V+와 V-의 관계식을 구하시오. 이 관계식을 이 용하여 1.63 kHz에서 발진하는 Wien bridge 회로를 설계하시오.의 전압분배 식
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,000원 | 등록일 2022.04.08
    다운로드 장바구니
  • 자료 표지
    10. 7-segment / Decoder 회로 설계 예비보고서 - [아날로그및디지털회로설계실습 A+ 인증]
    아날로그 및 디지털 회로 설계 실습-실습 10 예비보고서-7-segment / Decoder 회로 설계소속중앙대학교 전자전기공학부담당 교수님*** 교수님제출일2021.11.18 ... 를 설계한다.3. 실습 준비실습 준비물부품저항 330Ω, 1/2W, 5%Decoder 74LS47Inverter 74HC047-SegmentSwitch8개1개8개1개4개사용장비 및 ... , BI, RBI 값에 모두 Vdd 를 연결해주며 7개의 segment 가 모두 점등, 소등된 상태가 아닌 스위치에 따라 원하는 결과값을 도출할 수 있게 회로설계하였다.5. 실습 활용
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 1,000원 | 등록일 2022.11.01 | 수정일 2023.01.03
    다운로드 장바구니
  • 자료 표지
    9. 4-bit Adder 회로 설계 결과보고서 [2021년도 아날로그 및 디지털 회로 설계 실습 A+ 자료]
    아날로그 및 디지털 회로 설계 실습-실습 9 결과보고서-4-bit Adder 회로 설계학과 :담당 교수님 :제출일 :조 :학번 / 이름 :9-4. 설계실습 내용 및 분석9-4-1 ... 설계한 전가산기 회로의 구현(2-level 로직 회로)설계실습계획서에서 그린 2-단계 전가산기 회로를 토글 스위치와 LED를 추가하여 설계 및 구현하여라. 구현된 회로의 입력 ... gate)설계실습계획서에서 그린 XOR gate를 이용한 다단계 전가산기 회로를 토글 스위치와 LED를 추가하여 설계 및 구현하여라. 구현된 회로의 입력 단자와 출력 단자의 전압
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2022.09.07
    다운로드 장바구니
  • 자료 표지
    9. 4-bit Adder 회로 설계 예비보고서 [2021년도 아날로그 및 디지털 회로 설계 실습 A+ 자료]
    아날로그 및 디지털 회로 설계 실습-실습 9 예비보고서-4-bit Adder 회로 설계학과 :담당 교수님 :제출일 :조 :학번 / 이름 :9-1. 실습목적조합논리회로의 설계 방법 ... 을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.9-2. 실습준비물부품저항 330Ω, 1/2W, 5%10개AND gate 74HC085개OR gate 74HC325개 ... (Oscilloscope)1대브레드보드 (Bread board)1개파워서플라이 (Power supply)1대함수발생기 (Function generator)1대점퍼선다수9-3. 설계실습 계획서9
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2022.09.06
    다운로드 장바구니
  • 자료 표지
    [A+]중앙대 아날로그및디지털회로설계실습 과제 래치와 플립플롭 (11주차)
    아날로그 및 디지털 회로설계실습11주차 래치와 플립플롭 과제1.Positive edge-triggered flip flop은 clock이 0에서 1로 변할 때만 출력이 변한다
    Non-Ai HUMAN
    | 리포트 | 1페이지 | 1,000원 | 등록일 2021.10.09
    다운로드 장바구니
  • 자료 표지
    [A+] 중앙대 아날로그 및 디지털회로 설계실습9 4-bit adder 회로 설계 예비보고서
    아날로그 및 디지털 회로 설계 실습-실습 9 예비보고서-4-bit adder 회로 설계학 과 : 전자전기공학부담당 교수님 : XXX 교수님제출일 : 2020.11.XX(X)조 ... : X요일 X조학번 / 이름 : XXXXXXXX / XXX9-1. 실습 목적조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.9-2. 실습 준비물부품 ... ): 1개함수발생기(Function generator): 1대파워서플라이(Power supply): 1대점퍼선: 다수9-3. 설계실습 계획서9-3-1 전가산기 설계입력출력
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2021.09.06
    다운로드 장바구니
  • 자료 표지
    [A+]중앙대 아날로그및디지털회로설계실습 과제 논리함수와 게이트 (10주차)
    아날로그 및 디지털 회로설계실습10주차 논리함수와 게이트 과제1.NAND 게이트 소자만을 이용하여 만든 XOR 게이트 등가회로: 진리표입력A입력B출력Y*************.4
    Non-Ai HUMAN
    | 리포트 | 2페이지 | 1,000원 | 등록일 2021.10.09
    다운로드 장바구니
  • 자료 표지
    [A+]중앙대학교 아날로그및디지털회로설계실습 위상 제어 루프 (PLL) 과제
    문제 11) 위와 같은 두 펄스가 XOR logic Phase Detector에 입력되었을 때의 출력을 그리시오. (두 펄스 모두 High: 5V, Low: 0V 전압 레벨을 갖는다.)문제 21) 위 회로의 현재 Input 주파수: 5MHz, ⓐ 노드의 주파수: 5MH..
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,000원 | 등록일 2021.09.02
    다운로드 장바구니
  • 자료 표지
    [A+]중앙대학교 아날로그및디지털회로설계실습 전압 제어 발진기 과제
    • VC가 큰 영역에서 비선형성을 갖는 이유는 무엇인가?-> AnswerBJT가 스위치로 동작하면서 전압이 올라가거나 내려가는데, input 전압을 아무리 크게 줘도 BJT 응답속도에는 한계가 있다. 이때, 주파수에 제한이 걸리기 때문에 Vc가 큰 영역에서 비 선형성을..
    Non-Ai HUMAN
    | 리포트 | 2페이지 | 1,000원 | 등록일 2021.09.02
    다운로드 장바구니
  • 자료 표지
    [A+] 중앙대 아날로그 및 디지털 회로설계실습 신호발생기 예비보고서
    예비보고서 5.과목명아날로그 및 디지털 회로 설계 실습담당교수학과전자전기공학부조학번작성자실습일제출일설계실습 5. 신호 발생기5-1. 실습 목적Wien bridge RC 발진기 ... 를 이용하여 신호 발생기를 설계, 제작, 측정하며 그 동작을 확인한다.5-2. 실습 준비물부품Op amp. (UA741CN)1개다이오드 1N40012개가변저항 10kΩ6개커패시터 ... . 설계실습 계획서5-3-1. 신호발생기 설계(A) 에 주어진 Wien Bridge 회로에서V` _{`+} `와V` _{`-} `의 관계식을 구하시오. 이 관계식을 이용하여1.63
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,000원 | 등록일 2021.09.01
    다운로드 장바구니
  • 자료 표지
    [A+]중앙대 아날로그및디지털회로설계실습 과제 신호발생기 (6주차)
    아날로그 및 디지털 회로설계실습6주차 신호 발생기 과제1.- UA741CN의 datasheet: UA741CN의- 1N4001의 datasheet: 1N4001의 surge
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,000원 | 등록일 2021.10.09
    다운로드 장바구니
  • 콘크리트 마켓 시사회
  • 전문가요청 배너
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 11월 27일 목요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
1:51 오전
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기