"집적회로공정"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

집적회로공정 반도체 공정 MEMS 반도체 공정실험 mos capacitor 제작 리소그래피 학사편입

판매자 표지는 다운로드시 포함되지 않습니다.

"집적회로공정" 검색결과 241-260 / 1,433건

드론용 초소형 레이다를 위한 K-band FMCW Radar 송수신 IC (A K-Band FMCW Radar Transceiver IC for Small Drone Radars)

, IF 회로부, ADC 등대부분의회로가단일칩에집적되었다. IF 부는DCOC 피드백을이용한STC 기능으로거리에따른손실을자동보상하고수신기는RF와IC에서 이득제어를통해넓은dynamic ... 본논문에서는65 nm 공정을이용한K 대역고집적의FMCW 레이다송수신IC 칩을제안한다. 레이다송수신IC는송신1개, 수신2개의채널이있으며광대역의chirp이가능한주파수합성기와RF

논문 | 7페이지 | 무료 | 등록일 2025.05.27 | 수정일 2025.06.04

다운로드
동적 재구성이 가능한 SoC 3중 버스 구조 (Dynamically Reconfigurable SoC 3-Layer Bus Structure)

집적회로의 공정기술 및 설계기술이 발전함에 따라 많은 IP가 하나의 반도체 칩에 집적되어 하나의 시스템을 구성하는 SoC 설계가 많이 이루어지고 있다. 본 논문에서는 다양한 IP

논문 | 7페이지 | 무료 | 등록일 2025.06.24 | 수정일 2025.06.28

다운로드
디지털 데이터 슬라이서가 집적된 900 MHz 대역의 RFID 수신단 (A 900 MHz RFID Receiver with an Integrated Digital Data Slicer)

본 논문에서는 0.11μm CMOS 공정을 이용한 900 MHz 대역의 RFID 통신 수신단을 제안한다. 본 RFID 수신단은 포락선 검출기와 저역 통과 필터, 비교기와 D-플립 ... 플롭, 그리고 디지털 블록의 클록을 공급하기 위한 발진기가 집적된 형태이며, 저전력으로 구동하도록 설계하여 수동 RFID 통신용 태그에 적합하게 하였다. 본 수신단은 종래 ... 의 아날로그 데이터슬라이서가 아닌 디지털 데이터 슬라이서를 사용함으로써 전력 소모를 줄였다. 클록의 주파수는 1.68 MHz이고, 소비전력은 5 μW이며, 제작된 회로의 크기는 측정 패드

논문 | 8페이지 | 무료 | 등록일 2025.05.27 | 수정일 2025.06.04

다운로드
SPDT 단일고주파집적회로 스위치용 pHEMT 채널구조 설계 (Design of pHEMT channel structure for single-pole-double-throw MMIC switches)

단일고주파집적회로 스위치가 2.4GHz 뿐만 아니라 5GHz 대역 무선랜 단말기에 활용이 충분히 가능함을 말해준다. This paper presents a channel s ... 본 연구에서는 스위치, 위상변위기, 감쇄기등 전파제어회로를 설계 및 제작할 수 있는 pHEMT 스위치 소자에 적합한 에피구조를 설계하였다. 고성능의 스위치 소자를 위한 pHEMT ... 다. 설계된 에피구조와 ETRI의 0.5㎛ pHEMT MMIC 공정을 이용하여 2.4GHz 및 5GHz 대역 표준 무선랜 단말기에 활용 가능한 SPDT Tx/Rx MMIC 스위치를 설계

논문 | 8페이지 | 무료 | 등록일 2025.06.15 | 수정일 2025.06.17

다운로드
위상 배열 안테나를 위한 C-대역 CMOS 양방향 T/R 칩셋 (A C-Band CMOS Bi-Directional T/R Chipset for Phased Array Antenna)

와 디지털 회로의 제어가 간편하도록 SPI(Serial Peripheral Interface)를 집적화 하였으며, 칩 크기는 패드를 포함하여 2.5×1.5 mm2이다. This ... 논문은 0.13 μm TSMC CMOS 공정을 이용한 위상 배열 안테나의 C-대역 양방향 T/R 칩셋에 관한 연구이다. 위상배열 안테나의 필수 부품인 T/R 칩셋은 6 비트 위

논문 | 5페이지 | 무료 | 등록일 2025.06.06 | 수정일 2025.06.09

다운로드
GSM/CDMA 대역용 LTCC Diplexer 설계 및 제작 (Design and Fabrication of a LTCC Diplexer for GSM/CDMA Applications)

본 논문에서는 LTCC 다층회로 기술을 이용하여 GSM과 CDMA 대역을 분리 하는 diplexer를 설계 및 제작하여 그 특성을 측정하였다. Diplexer의 집적도를 높이 ... 대역의 주파수 대역의 선택성을 높였다. LTCC 표준 공정으로 제작 되어진 다이플렉서의 크기는 CPW pad를 포함하여 3,450 x 4,000 x 694 μm3이다. GSM

논문 | 5페이지 | 무료 | 등록일 2025.06.15 | 수정일 2025.06.17

다운로드
[PPT] 반도체 제작공정

반도체 제작공정목 차 회로의 구성요소 반도체 웨이퍼 (Wafer) 포토 (Photo) : Exposure, Develop, Etching 증착 (Deposition), 이온주입 ... (Ion Implantation) 반도체 제작공정 금속 배선 (Metal Interconnect) 패키징 (Packaging) 산화 (Oxidation) TEST회로의 구성요소 3 ... 안에 회로를 집적 , 패키징 : 수지로 모듈화 하여 충격에도 안전 해짐1 단계 : 웨이퍼 (Wafer) 공정 5 모래에서 추출한 규소가 주 원료 단결정 기둥 형태로 만들어 얇게 썬

리포트 | 14페이지 | 2,000원 | 등록일 2017.06.20

다운로드 장바구니
nand flash ppt

MEMROY 동향NOR flash memory - 병렬 구조로 연결 - 데이터를 읽거나 기록할 때 속도가 빠름 - cell 당 접속 선의 수가 NAND 보다 많아 기록 밀도 집적 ... FLASH 회로구조 [1]ONO CONTROL GATE FLOATING GATE SIO 2 N+ P-well N+ N-channel SOURCE DRAIN Fig.2.1 NAND ... 을 위한 BEOL(Back-End-Of-Line ) 공정 Scheme, 석사학위 논문 , 충남대학교 , 대전 , 대한민국 , 78 pages[9] http://www.samsungs

리포트 | 18페이지 | 2,000원 | 등록일 2019.07.04

다운로드 장바구니
반도체 웨이퍼 공정

을 의미한다 . 2. 다이 (Die) : 둥근 웨이퍼 위에 작은 사각형들이 밀집돼 있는데요 . 이 사각형 하나하나가 전자 회로가 집적되어 있는 IC 칩인데 , 이것을 다이라고 합니다 ... 반도체 8 대 공정 中 웨이퍼 공정 과 목 : 학 번 : 성 명 : 담당 교수 : 교수님목차웨이퍼란 ? 웨이퍼란 ? 웨이퍼란 반도체의 기본 재료로 일반적으로는 Si( 규소 ... 하여 만든 실리콘 반도체는 우리나라 기업인 삼성이 최고의 기술을 가지고 있다 . 웨이퍼는 반도체 8 대 공정 중 4 분의 1 즉 , 25% 정도의 비율을 차지한다 . 웨이퍼 대부분

리포트 | 9페이지 | 1,000원 | 등록일 2018.09.16

다운로드 장바구니
차세대 밀리미터파 대역 WPAN용 60 GHz CMOS SoC (60 GHz CMOS SoC for Millimeter Wave WPAN Applications)

본 논문에서는 0.13 μm CMOS 공정을 사용하여, 이동단말기 탑재에 적합한 저 전력, 저 잡음 구조 개별 소자(LNA, Mixer, VCO, frequency doubler ... , signal generator, down converter)들을 제안하고, 나아가 이를 하나의 칩으로 집적화 시킨 60 GHz 단일 칩 수신기 구조를 제안한다. 저전력화를 위해 ... 를 위한 resistive mixer의 경우, Cgs의 보상 회로를 통하여 낮은 LO 신호 크기에서도 동작 가능하도록 하였다. －9.4 dB의 변환 이득을 보여주며, 20 dB

논문 | 10페이지 | 무료 | 등록일 2025.06.15 | 수정일 2025.06.17

다운로드
높은 정확도의 3차원 대칭 커패시터를 가진 보정기법을 사용하지 않는 14비트 70MS/s 0.13um CMOS 파이프라인 A/D 변환기 (A Calibration-Free 14b 70MS/s 0.13um CMOS Pipeline A/D Converter with High-Matching 3-D Symmetric Capacitors)

와 함께 전력 소모 및 면적을 최적화하였다. 입력단 SHA 회로에는 Nyquist 입력에서도 14비트 이상의 정확도로 신호를 샘플링하기 위해 게이트-부트스트래핑 (gate ... -bootstrapping) 회로를 적용함과 동시에 트랜스컨덕턴스 비율을 적절히 조정한 2단 증폭기를 사용하여 14비트에 필요한 높은 DC 전압 이득을 얻음과 동시에 충분한 위상 여유를 갖 ... 도록 하였으며, 최종단 6b flash ADC에는 6비트 정확도 구현을 위해 2단 오픈-루프 오프셋 샘플링 기법을 적용하였으며, 기준 전류 및 전압 발생기는 온-칩으로 집적하여 잡음

논문 | 10페이지 | 무료 | 등록일 2025.06.04 | 수정일 2025.06.09

다운로드
24 GHz 1Tx 2Rx FMCW 송수신기 설계 (Design of 24-GHz 1Tx 2Rx FMCW Transceiver)

본 논문은 65-nm Complemetary Metal-Oxide-Semiconductor(CMOS) 공정으로 설계한 송신 1채널, 수신 2채널을 내장한24 GHz 송수신 칩 ... 한다. 레이다시스템은 FR4 기판과 저손실 듀로이드 기판을 적층하여, 저손실 기판위에 칩과 안테나 및 고주파 전송선을 배치하고, 바이어스 회로와 이득 블록, FMCW 신호 발생 블록 ... 은 FR4 기판에 집적하여 하나의 레이다 모듈을 구성하였다. 안테나는패치 형태로 송신 안테나는 4×4 패치 안테나로 14.76 dBi의 안테나 이득을 수신 안테나는 4×2 패치 안테나

논문 | 8페이지 | 무료 | 등록일 2025.05.27 | 수정일 2025.06.04

다운로드
Design Flow of a Digital IC 요약

manufacturing process (반도체 제조 공정)- 집적회로 제조 공정은 Si wafer 위에서 이루어진다.- 웨이퍼를 이산화규소 막으로 GDS 이진 정보를 회로 위에 photo ... products. / 전자기기 디자인에서 집적회로와 SoC의 역학* Design abstraction levels of digital IC design / 디지털 집적회로 설계의 추상화 레벨 ... the digital IC design process / 디지털 집적회로 설계 과정과 관련된 문제 및 최신 동향The role of digital IC/SoC design in CE

리포트 | 3페이지 | 1,000원 | 등록일 2020.04.15

다운로드 장바구니
국민대학교 융합특강 중간 소감문

다. 이를 통해 집적회로 시장의 90%를 차지하게 되었다. 세 번째는 공정의 발전이 있다. 반도체 특성상 미세 제조공정이 필수인데, 오염물을 제어하고 산화와 패터닝 도핑 박막증착등 ... 는 2000년 노벨상을 수상하였다. 훗날 페어차일드 반도체의 노이스와 인텔을 공동창업하였다. 집적회로는 반도체 한 조각 위에 회로를 구성하였으며 현재의 반도체 제품은 집적회로 제품 ... )이 개발하였다. 특징으로서는 크기가 작고 가벼우며 소비전력이 작고 진공관보다 수명이 증가하였다. 이후 집적회로가 등장하였다. 이는 킬비(텍사스 인스트루먼트)가 발명하였으며 그

시험자료 | 2페이지 | 1,500원 | 등록일 2020.01.05

다운로드 장바구니
패터닝 예비

하게 설계 제조된 고립적, 고속회로를 외부환경으로부터 잘 보호해야 한다. 또한 내부 회로와 외부 회로와의 안정된 연결, 칩 동작시 발생하는 온도에 대한 보호 등을 통하여 집적회로의 신뢰 ... (anisotrophic) 식각방법이 고밀도 집적회로의 구현을 위해 반드시 필요하게 되었으며, 이러한 미세형상의 식각은 건식식각에 의해 가능하게 되었다. 일반적으로 건식식각이 일어나는 과정 ... and after etching.4. Experimental details(1) 산화막(SiO2)의 패터닝(patterning) - Lithography 공정 (조교가 수행)(2

리포트 | 5페이지 | 1,000원 | 등록일 2020.05.05

다운로드 장바구니
[자기소개서] LG전자 서류합격 자기소개서

이나마 자신감을 얻을 수 있었습니다. 이때 영어공부를 시작했기때문에 추후에 삼육어학원에서 졸업할 수 있었습니다.본인의 역량에 관하여 (지원 분야 관련 전문지식)[CMOS 집적회로관련 ... ”를 설계하는일이었습니다. 다른공정의 윈브릿지 구조를 살펴보면서 작은회로부터 설계를 시작하여, 최종적으로 윈브릿지코어와 윈브릿지 회로의 전체이득을 컨트롤하는 자동진폭조정회로를 설계 ... 의 경우 위상잡음이 설계이슈이기 때문에 이부분을 고려하여 설계하였습니다. 이 VCO의 경우 칩제작까지 하여서 측정까지 진행하였습니다.[다양한 분야의 공부]저의 세부전공인 집적회로부분

자기소개서 | 5페이지 | 4,000원 | 등록일 2020.06.06

다운로드 장바구니
신소재공학실험 집적회로실험보고서 반도체 집적회로 IC

. 실험원리7. 실험방법8. 실험결과9. 고찰10. 참고문헌1. 실험주제 : 반도체 집적소자 제조 단위공정 실험2. 실험목적 : 반도체 전자소자 집적회로 공정 공학 개념이해를 위한 ... 표면에 잔류한다면 집적회로 고유의 성능을 완벽하게 내기 어렵다. 세정 공정을 수행하기 위해서는 먼저 고려할 사항은 다음과 같다.? 세정하려는 기판의 상태파악? 디바이스의 구조 ... 공정에 대한 이해와 방법에 관한 실험계획 및 실험을 실시한다.3. 실험장소 : 공과대학 A동 신소재공학실험실4. 실험일시 : Cleaning & Sputtering Process

리포트 | 37페이지 | 2,000원 | 등록일 2013.06.29

다운로드 장바구니
반도체 산업 공급체인관리의 분석

의 설계에 따라 전기조절이 용의한 것이 특징이라고 할 수 있다.2.2.2. 반도체의 공정반도체는 회로가 인쇄된 웨이퍼를 만드는 전공정과 웨이퍼를 날개로 잘라 칩으로 만드는 후공정 ... 으로 나뉜다. 웨이퍼에 회로를 그리는 장비인 노광기의 한 대 가격이 800억 원일 정도로 전공정에서의 대규모 설비투자는 필수적이라고 할 수 있다. 과거에는 후공정을 부가가치가 낮은 기술이 ... 다. 반도체의 8대 공정주요 내용웨이퍼 공정반도체 집적회로의 핵심 재료인 웨이퍼를 만드는 공정산화 공정고온에서 산소나 수증기를 웨이퍼 표면과 화학반응 시켜 얇고 균일한 실리콘 산화막

리포트 | 21페이지 | 3,500원 | 등록일 2019.12.01

다운로드 장바구니
디스플레이 공정

디스플레이 공정실습디스플레이공학과20162353 송병섭1.인쇄전자기술의 장,단점을 정리하세요.인쇄 전자 기술이란 전자회로를 구성할 때 기판을 구리,알루미늄으로 도금을 한 뒤 강산 ... 전자에는 전자회로를 구성할 물질로 제작된 특수한 잉크가 사용되며, 설계된 회로 패턴을 잉크젯 프린터 또는 라미네이터로 대상 물체에 찍어내는 것이 프린트 공정의 핵심이 된다. 따라서 ... 에 roll-to-roll 방식으로 대면적에서 전자회로 를 집적할 수 있는 인쇄 전자 기술은 저비용, 휴대용 제품에 적용하기 적합한 장점을 지니고 있다 인쇄 전자 제품의 가장 큰 장점

리포트 | 4페이지 | 1,000원 | 등록일 2020.05.02 | 수정일 2020.07.10

다운로드 장바구니
LGDisplay자기소개서(Lgenius자기소개서)

반도체공학, 집적회로설계 수업을 수강하고 있습니다. 수업을 통해 습득한 반도체의 원리나 공정방법에 대한 지식은 TFT, OLED, 나노셀 등 디스플레이의 주요 기술에 대해 이해하는 것 ... 에 큰 도움이 되었습니다.‘집적회로설계’수업을 듣기 전, 반도체의 공정과정이 궁금하여 학교에서 진행하는 IDEC 강좌인 ‘반도체 집적회로 설계공정’ 강의를 수강하였습니다. 강의 ... 1(A), 회로이론1,2(B+,A+)를 수강했습니다. 그리고 TFT 뿐만 아니라 반도체 및 디스플레이에 대한 전체적인 공정을 이해하기 위해서 물리전자(A)를 수강하였고, 현재

자기소개서 | 4페이지 | 5,000원 | 등록일 2019.04.25

다운로드 장바구니

이전10개 8 9 10 11 121314 15 16 17 다음10개

파워링크

신청하기