"디지털회로실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전기회로설계실습 아날로그 verilog 게임 실험12 멀티플렉서 전기회로 텀 프로젝트 RS 래치 동작원리 전자회로실험 rlc 직렬공진 회로 LPF와 HPF 설계 결과

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털회로실험" 검색결과 2,381-2,400 / 8,903건

패리티체크 verilog 설계

제목패리티 검사기 설계실습 목적패리티 비트는 데이터 전송 도중 오류가 발생했는지 검사하는 데 사용된다. 수신 측에서는 송신 측에서 전송한 데이터에 대해 데이터에 포함된 ‘1’의 개수를 카운트하여 오류가 발생했는지 판단한다. 이 실습에서는 데이터 오류를 검사하는 데 사용..

리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
병렬-직렬 변환회로 verilog 설계

제목병렬-직렬 변환회로 설계실습 목적레지스터는 데이터를 저장하기 위해 사용되는 기억장치다. 레지스터의 종류는 다양하며, 시프트 레지스터는 클럭이 입력될 때마다 저장된 데이터를 1 ... 비트씩 이동시킨다. 따라서 병렬 입력을 갖는 시프트 레지스터를 이용하면, 병렬로 입력된 데이터를 매 클럭마다 1비트씩 출력시키는 병렬-직렬 변환회로도 설계할 수 있다. 이 실습 ... 을 통해 시프트 레지스터의 동작과 이를 응용한 설계에 대해 알아본다.실습 내용실습결과Verilog, VHLD설계1. 병렬-직렬 변환회로를verilog로 설계한 코드spConverter

리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
업다운 카운터 verilog 설계

제목동기식 BCD 카운터 설계실습 목적동기식 카운터는 순차논리회로에서 예제로 가장 많이 사용된다. 일상샐활에서는 10진수를 주로 사용하므로, 이 실습에서는 10진수를 2진수 ... 씩 증가하도록 한다. 그리고 각 상태에서 0에서 9까지의 수를 각각 출력하도록 설계한다. 이 실습을 통해서는 상태 천이를 위한 여러 가지 조건을 순차회로에 적용하는 방법에 대해

리포트 | 3페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
전기회로설계실습 예비보고서 6 계측장비 및 교류전원의 접지상태의 측정방법설계

실험 예비 보고서Ch.6 계측장비 및 교류전원의접지상태의 측정방법설계1. 목적측정에 의해 DMM, Oscilloscope와 Function Generator의 접지상태, 즉 내부 ... , (digital방식을 사용하더라도 analog방식은 적어도 1대 이상.)probe: 2개Function Generator (sine파, 삼각파(sawtooth), 사각파(s ... 하여 두 개의 실험실 교류전원(220V, 110V) 콘센트의 접지 사이의 저항을 측정하는 방법을 설계하여 제출하라.-> DMM을 저항측정 모드로 설정한 후 220 V 콘센트의 접지

리포트 | 5페이지 | 1,000원 | 등록일 2021.09.02 | 수정일 2021.09.23

다운로드 장바구니
순차검출기와 32x8 sram verilog 설계

제목 - 실험 결과 보고서실습 목적앞에서 실습한 순차회로 설계는 상태가 천이하는 조건이 단순했는데, 입력이 많아지고 조건이 복잡해지면 상태 천이 조건도 복잡해진다. 다양한 조건 ... 을 가진 순차회로를 설계함으로써 순차논리회로의 설계 과정을 깊이 이해한다.Verilog설계- 순차 검출기의 상태도- Verilog 코드 기술SD.vmodule SD(stepCLK

리포트 | 5페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
7세그먼트FND디코더 verilog 설계

제목7-세그먼트 FND 디코더 설계실습 목적하나의 7-세그먼트 FND는 한 자리의 16진수를 출력할 수 있다. FPGA에서 한 자리의 16진수는 4비트에 저장되며, 7-세그먼트에 출력하려면 디코딩해야한다. 이 실습에서는 스위치 입력으로 저장된 0x0~0xF사이의 한 자..

리포트 | 4페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
우선순위 인코더 verilog 설계

제목인코더 설계실습 목적및 배경인코더는 2^n개의 입력을 받아서 인코딩된n개의 출력을 발생시킨다. 일반적인 인코더의 문제점은 8개의 입력에서 2개 이상의 입력이 ‘1’로 되었을 때 가각에 해당하는 인코딩 결과를 모두 출력된다는 것이다. 따라서 이번 실습에서는 두 개 이..

리포트 | 3페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
BCD가산기 verilog 설계

제목BCD 가산기 설계실습 목적BCD는 디지털에서 사용하는 2진 코드를 이용해 10진수를 표현한 값이다. 일상생활에서는 10진수를 사용하지만 디지털 연산은 2진수를 기반으로 하 ... 므로, 디지털 연산에 의한 결과는 10진수로 변환되어야 한다. 이 실습에서는 BCD로 입력되는 두 수를 더한 2진 결과를 다시 BCD로 출력하기 위해 BCD로 변환하는 과정을 실습

리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
판매자 표지

2025년 STX엔진 생산기술 직무 합격 자기소개서- 면접 질문 및 모범답안

는 기업입니다. 특히 스마트 제조, ESG 기반 품질경영, 디지털 전환 등 미래 제조 환경을 선도적으로 구축하는 점에 깊은 인상을 받았습니다. 저는 “현장 최적화를 위한 창의적 생산 ... 기초 교육 과정에 참여하여 현장 중심의 실무 이해도를 높였습니다. 실제로 스마트공정실습에서 센서 오류로 자동화 라인이 중단되었을 때, 회로도 분석과 팀 간 협업을 통해 원인을 빠르 ... ’ 제작 프로젝트를 수행하며, 실제 공정 환경에서 활용 가능한 시제품 제작이 목표였습니다.본인의 역할 및 팀워크 노력:저는 회로설계와 외형 도면 제작을 맡았고, 특히 제작 일정이 촉박

자기소개서 | 5페이지 | 3,000원 | 등록일 2025.05.07

다운로드 장바구니
계측장비 및 교류전원의 접지상태의 측정방법설계 예비보고서

generator: 1 대DC Power Supply (Regulated DC Power supply) (Max 20 V 이상): 1대Digital Oscillo오실로스코프(Probe 2 ... 개 포함): 1 대Digital Multimeter(이하 DMM, 220V 교류전원 사용): 1 대40 cm 연결선: 빨간 선 4개, 검은 선 4개 (한쪽은 계측기에 꼽을 수 있 ... ㏀, 1 ㏁가변저항 (20 ㏀, 2 w): 2 개3. 설계실습 계획서3.1 DMM을 사용하여 실험실 교류전원(220 V) power outlet(소켓) 두 개의 접지 사이의 전압

리포트 | 4페이지 | 1,000원 | 등록일 2021.12.22

다운로드 장바구니
판매자 표지

[경북대학교]기계공학실험 기계공작측정 실험보고서

기계공작측정 실험 보고서학과: 기계공학부과목명:담당 교수님:학번:이름:1. 실험 목적눈금에 따라 치수를 읽을 수 있는 연속측정 방식의 길이측정을 실험하고 측정 분해능과 측정방식 ... 에 따라 알아본다.2. 실험 관련 이론1) 아베의 원리(Abbe’s principle)콤퍼레이터(comparator)의 원리라고도 한다. 측정기의 제작상 피할 수 없는 결함이 측정 ... · 전기 용량 · 전자유도 등의 회로요소를 변위에 의하여 변화하도록 접속하고 그 회로에 발생하는 전류 · 전압의 변화를 이용한다. 변환기로서 차동변압기가 가장 널리 쓰이고 있고 그 밖

리포트 | 14페이지 | 2,000원 | 등록일 2023.11.14 | 수정일 2023.12.14

다운로드 장바구니
디지털 시스템 설계 및 실습 크기비교기 설계 verilog

2. 비교기 이론 내용 기술 2bit 비교기를 사용하여 4bit인 두 수 a, b를 입력값으로 주게 되면 이를 2bit씩 쪼개어 두 개의 2bit 비교기 회로에서 비교한다. 첫

리포트 | 3페이지 | 1,000원 | 등록일 2020.11.02

다운로드 장바구니
디지털 시스템 설계 및 실습 n비트 가감산기 설계 verilog

1. 실습목적BCD는 디지털에서 사용하는 2진 코드를 이용해 10진수를 표현한 값이다. 일상생활에서는 10진수를 사용하지만 디지털 연산은 2진수를 기반으로 하므로, 디지털 연산

리포트 | 4페이지 | 1,000원 | 등록일 2020.11.02

다운로드 장바구니
4비트 CLA 가산기 verilog 설계

제목Carry look ahead 가산기실습 목적Carry look ahead 가산기는 캐리의 전파 지연을 없앰으로써 리플 가산기보다 덧셈 결과가 빨리 나올 수 있게 한다. 이번 실습에서는 전파 지연이 없는 Carry look ahead 가산기를 설계해 덧셈 결과가 출..

리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
전감산기 verilog 설계

한 결과와 위에서 빌린 수를 나타내야 한다. 전감산기 설계 과정을 통해 조합논리회로를 Verilog 또는 VHDL로 설계하는 방법에 대해 공부한다. 또한 이 실습을 통해서는 if ... = X’Y’Z+XYZ+X’Y=X’Y+(X Y)’Z논리식3. 위의 논리식에서 기본 게이트를 이용해 전감산기의 블록도를 그려라.Schematic설계1. Schematic 설계 회로

리포트 | 5페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
판매자 표지

[수업지도안][교수학습과정안] 중학교 과학 수업지도안 예시로 단원은 <단열 변화>입니다.

한 원리는 다루지 않도록 한다. 2. 개발 방향 교육과정에서는 단열 팽창은 모형이나 실험으로 제시될 수 있다고 하였고 구름 발생 실험을 탐구활동으로 제안하였다. 이를 반영하여 해당 ... 교수?학습 자료에서는 구름 발생 실험을 하여 구름 생성의 원리를 구체적으로 이해할 수 있도록 하였다. 더불어 구름 생성 실험 장치에 아두이노 센서를 연결하여 실험 장치에서 발생 ... 된다. 교사는 구름 발생 실험에 대한 보고서를 평가하고, 더불어 아두이노를 통해 수집된 데이터를 활용하여 그래프를 올바르게 작성할 수 있는지를 평가한다. 3. 교수 학습 구성의 요소 성취

리포트 | 16페이지 | 5,000원 | 등록일 2025.01.10

다운로드 장바구니
판매자 표지

[보고서 전체1등] 스트레인게이지 실험 (결과) [A+ 만점] 아주대 기계공학기초실험

다. 일니라 디지털 신호도 수집할 수 있다. 이번 실험에서는 NI사의 USB-6008장치를 사용한다.- 스트레인 게이지 1개 (저항 120OMEGA, GF 2.1), 저항 3개 (120 ... - 실험 결과 보고서 -실험 제목: 스트레인 게이지 실험과목명 : 기계 공학 기초실험제출일: 년 월 일실험일자: 년 월 일실 험 조 명 :반 조작성자 :학번: 이름:공동 수행자 ... :학번: 이름:학번: 이름:학번: 이름:점수아주대학교 기계공학과- 목 차 -1. 실험 목적2. 실험 이론3. 실험 장치4. 실험 방법5. 실험 결과6. 실험 고찰7. 결 론1

리포트 | 10페이지 | 6,900원 | 등록일 2020.12.22 | 수정일 2022.03.31

다운로드 장바구니
간호정보학(정보기술의 발전사)

년1990년2000년통신과 컴퓨터 기술을 융합한 정보통신, 세계 최초의 패킷 교환망인 ARPANET개발상업용 패킷 교환망인 TELENET, TYMNET통신망 시스템 개발디지털 기술 ... 서비스내용1세대아날로그음성카폰휴대용 이동전화 서비스 실시2세대디지털음성, 문자1세대보다 통신용량 20배이상↑바, 폴리, 폴더, 슬라이딩3세대WCDMA음성, 문자, MMS유비쿼터스 이동 ... 통신시대2세대보다 2~20배 빨라진 통신속도4세대LTE, LTE-A멀티미디어3세대보다 50배 이상의 전송속도?컴퓨터의 세대별 비교세대별 구분제1세대제2세대제3세대제4세대사용 회로

시험자료 | 12페이지 | 2,000원 | 등록일 2021.06.02

다운로드 장바구니
[일반물리학실험]자기장 변화에 의한 전자기 유도

자기장 변화에 의한 전자기 유도1. 실험 목적가. 페러데이의 전자기 유도현상을 이해한다.나. 렌츠의 법칙을 이해한다.2. 실험 이론 및 원리가. 실험 배경그림과 같이 기전력 원 ... 과 연결되지 않은 코일의 내부에 자석이 통과하게 되면 코일에 유도 기전력이 형성되고 전류가 흐르게 된다.그림 1 움직이는 자석이 코일에 유도하는 기전력회로에 고리가 N번 감겨 있 ... 고 각 고리를 통과하는 자기 선속이 시간DELTA t 동안에DELTA PHI 만큼 변하면, 이 시간 동안에 회로에 유도된 평균 기전력은 다음과 같다.epsilon =-N {d PHI

리포트 | 7페이지 | 2,500원 | 등록일 2021.05.15

다운로드 장바구니
[A+] 중앙대 아날로그 및 디지털 회로설계실습 위상제어루프(PLL) 예비보고서

예비보고서 7.과목명아날로그 및 디지털 회로 설계 실습담당교수학과전자전기공학부조학번작성자실습일제출일설계실습 7. 위상 제어 루프(PLL)7-1. 실습 목적위상 제어 루프 회로 ... 의 이론을 학습하고 간단한 위상 제어 루프 회로를 구성하여 주파수 동기화(Phase Locking) 원리를 이해한다.7-2. 실습 준비물부품저항 100 Ω, 1/2W, 5%3개저항 1 ... ynchronization)가 필요하다. 바로 이렇게 주기적 신호의 위상을 원하는 대로, 고정시켜주기 위해 만들어진 회로가 과 같은 위상 제어 루프 (Phase Locked Loop

리포트 | 17페이지 | 1,500원 | 등록일 2021.09.01

다운로드 장바구니

이전10개 115 116 117 118 119120121 122 123 124 다음10개

파워링크

신청하기