• AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • 통합검색(33,561)
  • 리포트(28,932)
  • 자기소개서(1,863)
  • 시험자료(1,346)
  • 방송통신대(1,288)
  • 논문(73)
  • 서식(41)
  • 노하우(8)
  • ppt테마(7)
  • 이력서(3)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

사회복지조사론 사회과학 디멀티플렉서 전전설2 사회조사분석사 디지털공학실험 레포트 자기소개서 귀납적사고예시 텀프 제안서
판매자 표지는 다운로드시 포함되지 않습니다.

"논리실험" 검색결과 221-240 / 33,561건

  • 판매자 표지 자료 표지
    홍익대 디지털논리실험및설계 5주차 예비보고서 A+
    디지털 논리실험 및 설계 5주차 예비보고서1. 실험 준비1.1 기본 실험 (2)의 전가산기 [그림 2]는 반가산기 [그림 1] 두 개와 하나의 OR 게이트로 이루어져 있 ... = AB + (A十B)C1.2 응용 실험 (1), (2)의 회로를 구현하시오.전가산기 두 개를 직렬로 연결하면 두 자리 이진수의 덧셈 연산을 할 수 있는 논리회로가 구현될 것이 ... 다. [그림 2]의 회로가 전가산기로 동작하는 원리를 설명하시오.가산기는 이진수의 덧셈 연산을 수행하는 논리회로이다. 이진수를 덧셈을 수행할 때, 1과 1을 더하면 이진수로 10이 출력
    리포트 | 5페이지 | 1,000원 | 등록일 2023.09.18
    다운로드 장바구니
  • 판매자 표지 자료 표지
    홍익대 디지털논리실험및설계 10주차 예비보고서 A+
    디지털 논리실험 및 설계 10주차 예비보고서1. 실험 준비1.1 비동기식 카운터와 동기식 카운터의 작동 원리와 차이점에 대하여 서술하시오.카운터란 일정한 state가 반복 ... 기 때문이다.1.3 응용 실험 (1)이 십진 카운터로 동작하는 원리에 대하여 서술하시오.4bit 카운터는 0000~1111즉 0부터 15까지의 숫자를 나타낸다. 하지만 십진 카운터 ... ~9를 반복하는 십진 카운터의 역할을 하는 것이다.1.4 응용 실험 (2)가 십진 카운터로 동작하는 원리에 대하여 서술하시오.입력 J, K가 모두 1일 때 toggle이 일어난다
    리포트 | 6페이지 | 1,000원 | 등록일 2023.09.18
    다운로드 장바구니
  • 자료 표지
    [논리회로설계실험] Xor gate & Xnor gate (logic gate 구현)(성균관대)
    I. 실험 목표 및 내용A. 실험 목표Verilog HDL을 이용하여 일반적으로 사용되는 basic gate 중 XOR Gate와 XNOR Gate를 behavioral ... , Dataflow, Gate level 형식으로 구현하고 각각의 형태가 일치함을 확인한다.B. 자세한 실험 내용 및 설명i. Gate 설명 및 진리표 작성 XOR GateXor gate ... 란, 수리논리학에서 주어진 2개의 명제 가운데 1개만 참일 경우를 판단하는 논리 연산이다. 홀수 개의 input이 ‘1’일 때 output이 ‘1’이며, 짝수 개의 input이 ‘1
    리포트 | 8페이지 | 1,500원 | 등록일 2024.06.07 | 수정일 2025.06.09
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [A+, 에리카] 2021-1학기 논리설계및실험 Verilog HDL 2 실험결과보고서
    Chapter 1. 실험 목적Verilog HDL을 통해 FPGA를 이용하여 Full adder와 D 플립플롭을 설계해본다.Chapter 2. 관련 이론ü Verilog HDL
    리포트 | 6페이지 | 2,500원 | 등록일 2023.02.28
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [A+, 에리카] 2021-1학기 논리설계및실험 Verilog HDL 3 실험결과보고서
    Chapter 1. 실험 목적Verilog HDL을 통해 FPGA의 7 segment를 이용하여 Timer를 설계해본다.Chapter 2. 관련 이론ü Verilog HDL
    리포트 | 7페이지 | 2,500원 | 등록일 2023.02.28
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [A+, 에리카] [A+] 2021-1학기 논리설계및실험 Counter 실험결과보고서
    Chapter 1. 실험 목적Counter에 대해 이해하고 10진 카운터를 설계할 수 있다.Chapter 2. 관련 이론 * Flip-Flops -엣지 트리거: 출력은 0에서 1
    리포트 | 5페이지 | 2,500원 | 등록일 2023.02.28
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [A+, 에리카] 2021-1학기 논리설계및실험 Verilog HDL 1 실험결과보고서
    Chapter 1. 실험 목적Verilog HDL을 통해 FPGA를 이용하여 AND gate를 설계한 후 led동작을 확인해본다.Chapter 2. 관련 이론ü Verilog
    리포트 | 4페이지 | 2,500원 | 등록일 2023.02.28
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [A+보장]한양대에리카A+맞은 레포트,논리회로설계및실험, Decoder & Encoder 실험
    Chapter 1. 실험 목적게이트를 활용하여 Decoder, Encoder를 설계해서 둘의 관계를 알게되고 LED BAR를 사용해서 Decoder를 동작시켜보자Chapter 2
    리포트 | 8페이지 | 2,500원 | 등록일 2024.05.21
    다운로드 장바구니
  • 판매자 표지 자료 표지
    홍익대 디지털논리실험및설계 6주차 예비보고서 A+
    디지털 논리실험 및 설계 6주차 예비보고서1. 실험 준비1.1 ALU 74181의 datasheet을 읽고 네 자리 이진수의 덧셈을 74181을 이용하여 어떻게 구현할 수 있 ... 는지 설명하시오.ALU는 산술 논리 연산 장치로(Arithmetic Logic Unit), 두 개의 4비트 문자를 입력받고 16가지의 논리 연산과 16가지의 산술 연산을 수행하여 4 ... 비트의 출력값을 내보낸다. 이 16가지의 논리 연산과 산술 연산은 M, S0, S1, S2, S3 총 5가지로 선택할 수 있다.다음은 ALU 74181의 구조도와 수행할 수 있
    리포트 | 7페이지 | 1,000원 | 등록일 2023.09.18
    다운로드 장바구니
  • 판매자 표지 자료 표지
    홍익대 디지털논리실험및설계 4주차 예비보고서 A+
    디지털 논리실험 및 설계 4주차 예비보고서1. 실험 준비1.1 멀티플렉서와 부호기(encoder)의 차이를 설명하시오.- 멀티플렉서는 n개의 입력값을 받고 그 중 하나의 값 ... 를 이용하여 기본 실험 (2)를 어떻게 결선할 수 있는지 설명하시오.- Demultiplexer는 쉽게 말해 Output 단자를 선택하는 단자이다. 그리고 1-of-3 ... 경우이므로 출력단자 중 하나를 선택하는 기능을 하는 Demultiplexer와 같은 기능을 수 있다.1.5 응용 실험 (1)이 8-to-1 멀티플렉서로 동작하는 원리를 자세히
    리포트 | 7페이지 | 1,000원 | 등록일 2023.09.18
    다운로드 장바구니
  • 판매자 표지 자료 표지
    홍익대 디지털논리실험및설계 8주차 예비보고서 A+
    디지털 논리실험 및 설계 8주차 예비보고서1. 실험 준비1.1 Gated D Latch의 동작에 대해 설명하시오.Latch는 Enable의 레벨(0또는 1)에 따라 1비트의 정보 ... 을 그대로 Q로 출력한다.1.3 D Flip-flop 7474의 datasheet를 확인하시오.1.4 T Flip-flop의 동작에 대해 설명하시오.＊응용 실험 (1)에서 결선할T ... -0을 출력할 것이다. 결과적으로 Q의 값은 뒤집어진다.따라서 T Flip-flop은 T에 1이 들어올 때마다 Toggle이 일어난다.1.5 응용 실험 (1)과 응용 실험 (2
    리포트 | 7페이지 | 1,000원 | 등록일 2023.09.18
    다운로드 장바구니
  • 판매자 표지 자료 표지
    홍익대 디지털논리실험및설계 7주차 예비보고서 A+
    디지털 논리실험 및 설계 7주차 예비보고서1. 실험 준비1.1 S-R Latch와 S’-R’ Latch의 동작에 대해 설명하시오.Latch는 1비트의 문자를 보관하고 유지할 수 ... 설명하고 응용 실험 (2) [그림 4]의 원리를 설명하시오.Pulse detector는 Pulse의 변화를 감지하는 회로이다. 두 개의 동일한 입력 중 하나에만 인버터를 취하 ... Reset. Q=0, A’=1로 만든다.1.5 J-K Flip-Flop 7476, 3-INPUT NAND 7410의 datasheet를 확인하시오.1.6 응용 실험 (2
    리포트 | 8페이지 | 1,000원 | 등록일 2023.09.18
    다운로드 장바구니
  • 판매자 표지 자료 표지
    홍익대 디지털논리실험및설계 1주차 예비보고서 A+
    디지털 논리실험 및 설계 1주차 예비보고서1. 실험 준비1.1 AND 게이트7408의 datasheet를 읽는 법을 간단하게 서술하고 기본 실험 (1)의 회로를 어떻게 결선 ... CHARACTERISTICS:교류(AC)를 연결했을 때의 특성이다.-기본 실험(1)은 2개의 값을 입력받아 1개의 값을 출력하는 And 게이트로, (1,2), (4,5), (9,10), (12,13)번 핀 ... 되면 ‘쇼트’가 일어나 회로에 갑자기 큰 전류가 흘러 부품이 모두 타버릴 수 있다.1.3 기본 실험 (4)의 회로를 구현하시오.1.4 응용 실험 (2)의 회로를 구현하시오.1.5 응용
    리포트 | 6페이지 | 1,000원 | 등록일 2023.09.18
    다운로드 장바구니
  • 판매자 표지 자료 표지
    홍익대 디지털논리실험및설계 2주차 예비보고서 A+
    디지털 논리실험 및 설계 2주차 예비보고서1. 실험 준비1.1 NAND 게이트 7400, NOR 게이트 7402, XOR 게이트 7486의 datasheet를 확인하시오.-앞부분 ... (0), H : high(1)를 의미한다,1.2 기본 실험 (4)의 회로를 구현하시오.A, B를 NAND 게이트로 입력받고 출력값을 또 하나의 NAND 게이트의 두 입력값으로 한다 ... .1.3 응용 실험 (1), (2), (3)의 회로를 구현하시오.-응용 실험 (1)-응용 실험 (2)-응용 실험 (3)1.4 응용 실험 (3)의 결과를 예상하고 이유를 서술하시오
    리포트 | 6페이지 | 1,000원 | 등록일 2023.09.18
    다운로드 장바구니
  • 판매자 표지 자료 표지
    홍익대 디지털논리실험및설계 9주차 예비보고서 A+
    디지털 논리실험 및 설계 9주차 예비보고서1. 실험 준비1.1 8-bit Serial-in Parallel-out Shift Register 74164의 datasheet를 확인 ... .3 응용 실험 (2)에서 초기화 하는 과정을 자세히 서술하시오.응용 실험 (2)는 링 카운터로, 초기화 하기 위해서는 하나의 출력만 1을 출력하고 나머지는 0을 출력해야 한다 ... -flop에는 1,0을 입력하여 CLR을 활성화시켜 0을 출력하도록 한다.2. 실험 결과2.1 기본실험 (1)CLKDQ0Q1Q2Q3??11000??00100??11010
    리포트 | 5페이지 | 1,000원 | 등록일 2023.09.18
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [A+, 에리카] [A+] 2021-1학기 논리설계및실험 Decoder, Encoder 실험결과보고서
    Chapter 1. 실험 목적Decoder와 Encoder를 이해하고, 2x4 decoder, 4x2 encoder, 3x8 decoder를 논리회로로 설계할 수 있 ... 다.Chapter 2. 관련 이론ü CodeCode는 부호로, 정보를 특정한 형태로 표현하는 규칙을 의미한다.대부분의 논리회로는 2개 값의 신호를 받아들이기 때문에, 10진수는 2진수의 항 ... 다. 아래 행들도 마찬가지로 비교해보면 a와 b의 십진수의 값이 d 옆의 숫자와 같은 10진수로 표현될 때, 1이 됨을 알 수 있다.- and게이트와 not 게이트를 이용하여 논리회로
    리포트 | 8페이지 | 2,500원 | 등록일 2023.02.28
    다운로드 장바구니
  • 자료 표지
    서강대학교 디지털논리회로실험 6주차 - Flip-flops and registers
    하고 ISE의 simulation 기능에 대해 배운다.2. 실험 이론● Sequential logic circuitCombinational logic circuit ; 조합 논리회로 ... 1. 실험 목적Flip-flop의 종류를 파악하고, setip time과 hold time을 배우고 각각의 동작원리를 이해한다. 그리고 Registers의 동작원리를 이해 ... logic circuit ; 순차 논리회로에서는 이전의 회로 상태가 다음 출력에 영향을 미치는데, 이는 보통 활성화되는 주기를 가진 clock이라는 신호에 의해 출력이 결정되는 시점
    리포트 | 24페이지 | 1,500원 | 등록일 2024.08.17
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [A+, 에리카] 2021-1학기 논리설계및실험 Half Adder, Full Adder 실험결과보고서
    Chapter 1. 실험 목적Half Adder와 Full Adder를 이해하고, 각각을 논리회로로 설계할 수 있다.Chapter 2. 관련 이론 아날로그와 디지털의 가장 큰 ... 차이점아날로그는 연속적인 값이지만 디지털은 불연속적인 값이다.따라서 디지털은 아날로그에 비해 장점이 많다. 특히 논리적이고, 계산이 가능한 쉬운 모델로 설계가 용이하기에 아날로그 ... 보다 디지털을 이용하여 대부분의 설계가 이루어짐을 알 수 있다. 회로의 종류- 논리회로 : 논리 게이트를 이용하여 구성된 회로이다.- 조합논리회로 : 오로지 입력에 의해서만 출력
    리포트 | 9페이지 | 2,500원 | 등록일 2023.02.28
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [A+보장]한양대에리카A+맞은 레포트,논리회로설계및실험
    Chapter 1. 실험 목적반도체 소자를 활용하여 반가산기의 Truth Table을 확인하고, 반가산기를 사용하여 전가산기의Truth Table을 확인할 수 있다.Chapter ... 의 Cout과 Sum의 결과를 확인하여 그림 4와 같은 전가산기의 회로를 만들 수 있다. 마찬가지로 실험3에서 이용하는 회로는 그림4를 참고하여 연결하여 표2와 같은 진리표의 결과를 구할 수 있다.
    리포트 | 9페이지 | 2,500원 | 등록일 2024.05.21
    다운로드 장바구니
  • 자료 표지
    논리회로실험 첫번째 프로젝트 BCD to 7segment 가산기 결과
    논리회로설계실험 프로젝트 #1BCD to 7 segment 가산기1. 설계 목표BCD, BCD 덧셈, 7 segment에 대해 조사해보고, BCD to 7segment adder
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 1,500원 | 등록일 2021.10.01
    다운로드 장바구니
  • 전문가요청 배너
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 10월 23일 목요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
2:29 오전
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기