"논리회로실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 레포트 텀프로젝트 전전설2 논리회로 설계 논리회로실험 vhdl 실험12 멀티플렉서 and or not 게이트

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험" 검색결과 2,261-2,280 / 4,736건

전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습3 [예비레포트]

셈과 방법이 같다.그림 SEQ 그림 \* ARABIC 3 2진수의 나눗셈연산회로 설계 : 반가산기 설계가산기 : 두 개 이상의 수를 입력하여 이들의 합을 출력하는 논리 회로반 가산 ... 비트와 자리올림의 입력비트(Carry IN : Ci)를 합하여 합과 자리올림(Carry out : Co)을 출력시키는 논리회로, 반가산기의 입력에 자리 올림 입력 비트를 추가 ... BIT 감산기 회로2. Materials & Methods (실험장비및재료와실험방법)가. 실험을통해구하고자하는데이터와이를획득하기위한실험순서(1) Procedure of the

리포트 | 19페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니
전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습5 [결과레포트]

this Lab조합 논리 회로를 응용한 설계를 한다.플립플롭 회로를 이해하고 학습한다.데이터 전송 회로를 설계한다.직렬입력 및 병렬출력 회로를 설계한다.나. Essential ... Backgrounds (Required theory) for this Lab플립플롭 회로조합 논리 : 출력 결과가 입력으로 들어오는 값에 의해 정해짐.이전의 결과 또는 입력 신호에 의하 ... [07주차] PostLab Report- Title: VerilogHDL 실습 -담당교수담당조교실험일2016.10.24 ( Monday)학번2013440043이름문범우목차

리포트 | 19페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니
디지털실험 - 실험 5. Multiplexer 가산-감산 예비

)을 이용하여 논리회로의 합성도 가능하다.2) 멀티플렉서를 이용한 논리회로Y`=`A OPLUS B`=` {bar{A}} B`+`A {bar{B}}의 논리식을 ... *예비보고서*실험주제실험 5. Multiplexer 가산-감산조13조1. 실험 이론- 목 적1) 전가산기 구성을 위해 2개의 4입력 Multiplexer 사용을 익힌다.2) 2개 ... }의 신호를 선택선 A, B의 조건에 따라 1개만 선택하여 전송하는 경우를 보면 스트로브(strobe input)신호 S=1인 경우는 회로가 디스에이블 된 상태로 어떠한 데이터도 선택

리포트 | 8페이지 | 1,500원 | 등록일 2017.04.02

다운로드 장바구니
[VHDL]실험12. 16진 counter

년도?학기2011년 1학기과목명디지탈논리회로실험LAB번호실험 제목1216진 counter실험 일자제출자 이름제출자 학번팀원 이름팀원 학번*실험 목적(1) 동기 reset을 포함 ... type)과 하강 에지 트리거형(negative edge triggered type)이 있다.VHDL 표현에서 latch 회로 같은 경우는 지금까지의 조합논리회로에서처럼 이용 ... 구문-Clock 동기 회로 설계를 위한 구문-Process문 내부에서 if~then~else구문과 함께 사용-Rising, Falling Edge를 선택-동일 Process내

리포트 | 7페이지 | 1,000원 | 등록일 2011.06.08

다운로드 장바구니
[아날로그및디지털회로설계실습A+] 래치와 플립플롭 결과 레포트 입니다

아날로그 및 디지털 설계 실습9# 래치와 플립플롭결과 레포트1. 목적순차식 논리회로의 기본소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아본다.2. 실험준비물부품수량 ... Meter)14. 설계실습 내용 및 분석(1) [그림 1]의 회로를 TTL 7400을 사용하여 구성하라.(2) 만들어진 래치에 입력값을 넣어서 관찰될 수 있는 상태도를 그리고 예비보고서 ... 인 이유는 Q와 NOT Q 모두 1이 나오기 때문이다. 이 경우에 S와 R을 동시에 0으로 바꾸면, 래치의 상태도에 따라 Q와 NOT Q 모두 0이 나와야 했다. 하지만 실험

리포트 | 4페이지 | 1,000원 | 등록일 2017.10.06

다운로드 장바구니
실험4결과[1].MUX&DEMUX

1. 실험 결과실험1. 멀티플렉서Enable 입력을 갖는 4x1 멀티플렉서를 74HC20과 74HC04를 이용하여 다음 회로와 같이 구성한다. 여기서, E가 enable 입력이고 ... 수 있었던 실험이었다.실험2. 디멀티플렉서Enable을 갖는 1x4 디멀티플렉서를 74HC11과 74HC04를 이용하여 다음 회로와 같이 구성한다. 데이터 입력 D는 enable ... S0, S1은 선택입력, 그리고 D0~D3이 4개의 데이터 입력이다.회로 SEQ 회로 \* ARABIC 1. Multiplexer다음 표와 같이 입력을 가한 뒤에 출력 Y를 측정

리포트 | 6페이지 | 1,000원 | 등록일 2011.06.27

다운로드 장바구니
판매자 표지

불 대수 실험 보고서

계7408, 7432의 핀 배치도를 참고하여 옆의 사진처럼 회로를 구성, 7408과 7432 의 7번 핀은 접지하고, 14번 핀은 +5V전압 인가앞선실험 준비물TTL게이트(7408 ... 불 대수 실험 보고서실 험 주 제실험 21. 분배법칙(OR-AND, AND-OR)가 설 설 정불 대수 기본법칙인 분배법칙(distributive law)에 의해 실험결과가 나타날 ... 것이다.분배법칙(1) A·(B+C)=A·B+A·C(2) A+B·C=(A+B)·(A+C)실 험 설 계7408, 7432의 핀 배치도를 참고하여 옆의 사진처럼 회로를 구성, 7408

리포트 | 5페이지 | 1,000원 | 등록일 2016.05.02

다운로드 장바구니
A+ 디지털 시스템 실험 Random Access Memory (RAM) <9주차 예비보고서>

,Parameter 형을 모두 사용할 수 있으며 산술.논리.조건 연산식을 사용할 수 있습니다.실험방법1. 16×4 RAM 메모리를 설계한다. ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험디지털 시스템 설계 및 실험 2016 전기전자공학부이름 :학번 :실험제목Random ... Access Memory (RAM)실험목표① 16×4RAM(Random Access Memory)를 설계한다.② 자율적으로 메모리를 활용한 새로운 모듈을 설계한다.기본지식1

리포트 | 4페이지 | 1,000원 | 등록일 2017.07.05

다운로드 장바구니
판매자 표지

공부에 미친 사람들-주요 내용 요약

만으로 학대한 실험결과와 실험결과를 공부에 적용시킬 때 나타나는 효과미국 미시건 대학의 데이비드 스콧 박사는 '플라시보 효과'를 이용해 뇌의 보상회로를 자극함으로써 도파민 분비를 이끌어내 ... 이 '망각곡선'이다.뇌를 자세히 들여다보면 일련의 폐쇄 회로와 같다. 어떤 사건을 기억해내면 그 기억과 관련된 뇌세포에 신호가 흐르고, 이 흐름과 자극으로 인해 그와 관련된 또 다른 ... 의 뇌세포를 거쳐 가야 하기 때문에, 에빙하우스와 같이 무작위로 정보를 마구 외워대는 건 기억의 비밀을 설명하기에 너무나 비효율적인 실험 방식이다. 또 간혹 우리는 완전히 까먹고 잊

리포트 | 10페이지 | 2,500원 | 등록일 2020.01.06

다운로드 장바구니
한국도로공사 전기직 최신 자기소개서, 서류탈락경험 없습니다.

사람들의 고정관념을 저만의 방식으로 해소시켜 준 경험이 있습니다.학부 시절 '디지털 논리 회로' 강의 시간에 여러 가지 논리 소자를 이용하여 회로를 구현하는 과제가 주어졌 ... 하여 과학 이론을 소개하고 직접 실험에 참여하게 해 학생들의 과학에 대한 흥미를 이끌어 내는 소모임이었습니다. 당월의 과학 주제를 선정할 때 학부 재학생들 내에서 조별로 각자의 주제 ... 습니다. 회로 도면 상으로는 간단해 보였지만 설계가 진행될수록 구리선의 연결로 인해 회로는 더 복잡해졌고, 최종 실행 시 문제가 발생해도 오결선의 위치가 어딘지 알기가 어려웠습니다. 조장

자기소개서 | 3페이지 | 3,000원 | 등록일 2018.08.30

다운로드 장바구니
고전 전자기학

은부분에서 추가할 것)1.3 관련 논리조각#전하량 보존법칙 : 어떤 계 안의 총 전하량은 보존된다. (공리)#쿨롱 법칙 :F = kq_1 q_2 /r^2 (만유인력처럼 실험 ... 값이 무한대인 부도체는 없기 때문에 정성적 설명에만 쓰임. (초전도체는 아래 5.전기회로 내의 저항문서에서 다룸)-절연체, 유전체 : 절연체는 전기가 잘 안통하게 하는 물질, 유전 ... 은 양이 저항에서 소비되어 사라짐. 따라서 이 때 전지가 한 일은 QE = CE^2.- 시간에 따른 회로의 변화 : 기본적인 RC 직렬회로에서 키르히호프의 법칙을 사용하면E - q

리포트 | 21페이지 | 1,000원 | 등록일 2020.05.08

다운로드 장바구니
RAM, ROM 관련 실험 예비보고서 입니다.

실험 예비보고서- RAM,ROM -1. 실험이론(1) ROMROM이란 Read Only Memory를 의미한다. 읽는 기능 전용이며, 외부의 전원이 없어도 내용이 유지되는 비

리포트 | 3페이지 | 1,000원 | 등록일 2015.04.24

다운로드 장바구니
실험 2. CMOS 회로의 전기적 특성

< 예비보고서 : 실험 2. CMOS 회로의 전기적 특성 >< 목 적 >High-speed CMOS logic family인 74HC시리즈의 전기적 특성을 이해하고 실험을 통해 ... )의 정의를 각각 쓰고 말로 설명하시오.논리회로 소자에서 입력과 출력이 low에서 high, high에서 low로 변할 때 이론과 달리 미세한 동작 시간을 필요로 하는데 이 시간 ... )상승 시간과 하강 시간을 무시할 경우(b)천이의 중간점에서 측정할 경우논리회로의 출력이 한 상태에서 다른 상태로 변할 때 걸리는 시간을 말한다.출력이 LOW에서 HIGH로 변할

리포트 | 3페이지 | 2,000원 | 등록일 2012.03.11

다운로드 장바구니
기본 논리 함수 및 gate와 가산기 레포트

실험 #8 결과 보고서1. 실험 제목기본 논리 함수 및 gate와 가산기2. 실험 목적? 기본논리소자를 이용하여 조합논리 회로를 구성하고 기본논리 특성을 이해한다.? 몇 개 ... 어라.=> _실험값5. 오차이유- 이번 실험에 있어서 모든 과정의 실험에서 오차 경우는 거의 발생하지 않는다고 생각 할 수있다. High와 Low의 관계 2진수에 대한 논리회로는 이론 ... 고 있다. 는 것 때문에 PULL UP 저항을 사용하였다.그리고 실험 목적에서와 같이 이번 실험시간에는 논리 회로에서의 논리 게이트들의 동작과 Boolean equation, De

리포트 | 14페이지 | 2,000원 | 등록일 2010.05.02 | 수정일 2014.05.28

다운로드 장바구니
기초 회로 실험 보고서 7장(예비)-디지털게이트의전기적특성

5. 예비보고서실험일시실험조(09조)공동 실험자공동 실험자학번성명학번성명학번성명그림7-9. 논리 회로1) 그림7-9와 같이 논리 회로를 구성하였다. 소자 A와 B의 VOH ... , VOL, VIH, VIL 각각의 값이 다음과 같을 때, LOW 레벨 노이즈마진(NML)과 HIGH 레벨 노이즈마진(NMH)을 구하라A 논리 소자 VOH = 2.2V B 논리 소자

리포트 | 1페이지 | 2,000원 | 등록일 2016.12.06

다운로드 장바구니
A+ 디지털 시스템 실험 FPGA 및 Verilog의 이해, Verilog를 통한 FPGA 프로그래밍 방법 이해 <디지털 시스템 실험 2주차 결과보고서>

을 FPGA를 통해 검증한다.실험결과1) MODULE 1의 예제구현하게 될 논리 회로이다. 베릴로그 코드Model Sim을 통해 시뮬레이션 하기위한 TB 코드토의2주차 실험은 간단한 논리 ... 및 Verilog의 이해, Verilog를 통한 FPGA 프로그래밍 방법 이해실험목표① FPGA와 Verilog가 무엇인지 이해한다.② Verilog로 설계한 회로의 동작 ... 회로를 베릴로그로 코드한 후, 시뮬레이션으로 확인하는 실험이다.TB코드에는 처음에는 A,B,C,D가 0에서의 결과값과 A,C에 1이 들어간 후의 결과 값 마지막으로 B,D에 1

리포트 | 3페이지 | 1,500원 | 등록일 2017.01.01 | 수정일 2017.01.04

다운로드 장바구니
[자기소개서 합격예문] 전력거래소 kpx 입사원서

한 팀 프로젝트 중 회로실험 과목이 있었습니다. 회로도를 브레드보드 판에 직접 꽂아가며 만들어보는 실험수업이었습니다. 당시 전역자들로만 구성되었던 저희 조는 전공 관련 지식의 이해도 ... 에서 낮은 평가를 받고 있었습니다. 이로 인해 긴급회의를 하였고 학점이 좋았던 제가 조장 자리를 맡게 되었습니다. 그 후 제가 주도한 일은 단 한 가지였습니다. 모두가 한 번씩 회로 ... 도를 구성해보자는 것이었습니다. 애초에 저희 조는 모두가 이해도가 부족하였기에 공평하게 실험을 진행하며 앞으로 있을 무선설비기사시험과 저희 자신의 발전을 위해서 생각한 결정이

자기소개서 | 3페이지 | 3,000원 | 등록일 2018.01.31 | 수정일 2023.02.22

다운로드 장바구니
디지털실험 - 설계 1 예비 보고서

*예비보고서*실험주제설계 1 예비 보고서조13조1. 목적1) 디코더에 대해 알아보자.2) 논리회로소자에 대해 알아보자.3) 7-Segment를 디코더를 이용해서 사용해보자.2 ... . 실험 원리1) 디코더신호를 디지털 부호로 코드화해서 기억하거나 전송할 때 코드화된 신호를 원래 형태로 되돌리는 회로·유니트. 디지털 신호를 아날로그 신호로 되돌리는 경우에 D/A ... 구현 (카르노맵을 이용한 논리식 구현)4) 논리게이트 회로 구상 및 시뮬레이션을 통한 회로 구성 및 결과값 도출5. 설계 구성1) 세그먼트 이해와 설계 구성세그먼트의 숫자판 표시

리포트 | 7페이지 | 1,500원 | 등록일 2017.04.02

다운로드 장바구니
시프트 레지스터 결과

시프트 레지스터실험목적4비트 시프트 레지스터의 논리회로를 구성하여 동작을 실험하고 결과 파형을 도출한다.시프트 제어 신호를 갖는 4비트 시프트 레지스터실험결과* 동작 타이밍 ... 의 구조에서 앞 단의 플립플롭 출력이 다음 단의 입력으로 연결되는 형태를 보이기 때문이다. 이번 실험에서 실험한 것은 단순히 클럭 신호에 의해서 이동되는 단순한 시프트 레지스터가 아닌 ... 시프트 제어 신호가 추가된 레지스터에 대해 실험하였다. 기본적인 시프트 레지스터와의 차이점은 기본 시프트 레지스터는 클럭이 인가될 때마다 데이터가 이동하지만 시프트 제어 신호

리포트 | 2페이지 | 1,000원 | 등록일 2017.10.11 | 수정일 2017.10.27

다운로드 장바구니
논리회로 설계프로젝트 (A+받은 레포트)

함으로써 실무 지식을 배양함- 논리회로 설계 소프트웨어를 사용하여 논리회로를 모의 실험하는 능력을 배양함3. 설계의 구성요소기술목표주기적인 클럭신호에 따라서 LED를 제어하는 회로 ... 논리회로설계 프로젝트■ 목차 ■1. 프로젝트명2. 설계프로젝트 목적3. 설계의 구성요소 기술4. 설계의 구성요소 목표 및 분석5. 설계의 현실적 제한조건6. 상세 회로 설계도7 ... . 기능 블록 별 동작 및 성능 분석1. 프로젝트명- 동기 논리회로 설계2. 설계프로젝트 목적- 논리회로에서 사용되는 소자들의 동작원리를 파악하고, 세부 기능 블록을 설계 및 구현

리포트 | 7페이지 | 1,500원 | 등록일 2017.07.23

다운로드 장바구니

이전10개 109 110 111 112 113114115 116 117 118 다음10개

파워링크

신청하기