"단락회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

중첩의 원리 예비 중첩의 정리 전기기사 실기 테브난 노튼 정리 테브낭노튼 노턴의 정리 thevenin의 정리

판매자 표지는 다운로드시 포함되지 않습니다.

"단락회로" 검색결과 2,221-2,240 / 4,541건

25. 공통 이미터 증폭기의 주파수 응답

Report과목명 : 전자회로설계및실험2학 과 : 전자통신공학과학 번 : 2008709062이 름 : 정명수1. 실험 목적공통 이미터 증폭기 회로의 주파수 응답을 계산하고 측정 ... 은where?신호주파수가 충분히 낮을 때, XC는 무시될 만큼 작지 않다.?그림2 3개의 고역통과 RC 회로를 갖는 그림1 증폭기의 저주파등가회로.1) C1과 Rin (증폭기 입력저항 ... )으로 구성 (입력 RC 회로).2) C3와 RC 및 RL로 구성 (출력 RC 회로).3) C2와 Rin(emitter)로 구성 (바이패스 RC 회로).(1) 입력 RC 회로?그림 3

리포트 | 9페이지 | 1,000원 | 등록일 2013.05.02

다운로드 장바구니
판매자 표지

[월오전1조]10주차 RC RL 미적분 회로 예비레포트

기초전자공학실험110주차 예비 레포트실험날짜:조 :조원:1.TitleRC,RL 미적분회로2.Name3.AbstractR 및C 소자를 이용하여 미분 회로를 구현하여 이를 측정 ... 함으로써 전기 회로 측면에서의 미분 개념과 적분 개념을 파악한다. 또한R과L을 이용하여 동일한 결과를 도출하는 방법을 확인하여L과C의 역할을 이해한다.-RC 미분 회로 및 적분 회로 ... -RL 미분 회로 및 적분 회로4.Background(1) 커패시터의 전류, 전압 특성간단한 커패시터(capacitor)의 형태는 두 도체판을 나란히 놓고 그 사이를 유전체로 격리

리포트 | 12페이지 | 2,500원 | 등록일 2013.10.28

다운로드 장바구니
MOSFET Common Source Amplifiers 예비보고서

는 큰 커페시터를 소스와 접지 사이에 접속하였다. 보통범위인 이 커패시터는 관심 있는 모든 신호 주파수들에서 매우 작은 임피던스(이상적으로는 영의 임피던스, 즉 사실상 단락 회로 ... 페시터를 통하여 부하에 결합된다.가 원하는 모든신호 주파수들에서 완전한 단락 회로로 동작하여 출력 전압라고 가정할 것이다.은 증폭기가 출력 전압 신호를 공급하기 위하여 필요한 실제 ... 접지 구성은 모든 MOSFET 증폭기 회로들 중에서 가장 널리 사용되는 것이다. 그림(a)의 회로에 나타나 있다. 소스에 이따금 교류접지라고 부르는 신호접지를 설정하기 위하여, 우리

리포트 | 4페이지 | 1,000원 | 등록일 2011.05.09

다운로드 장바구니
디지털로직실험 7장 부울 법칙과 드모르간의 정리

실험7부울 법칙과 드모르간의 정리● 실험 목표□ 부울 대수(Boolean algebra)의 여러 법칙들에 대한 실험적 증명.□ 부울 법칙10과 11을 증명하기 위한 회로 설계 ... .□ 실험을 통해 3-입력 변수를 갖는 회로를 대한 진리표를 작성하고, 드모르간의 정리(DeMorgan's theorem)를 이용하여 대수적으로 등가인지를 증명.● 사용 부품4071 ... . 그림 4-1의 회로를 구성하여라. 이번 실험에서는 공급 전원을 모두 +5.0V로 설정하고 각 IC의 Vcc와 접지사이에 0.1㎌ 커패시터를 연결하여라. 펄스발생기에서 가변 출력

리포트 | 9페이지 | 3,000원 | 등록일 2013.06.22

다운로드 장바구니
염료감응 태양전지(DSSC)

: 단락전류 (short-circuit current) 로서 회로가 단락 된 상태에서 나타내는 전류 FF : 충진 계수 (fill factor) 로서 전류 - 전압 곡선이 사각형 ... 제어생성 생성된 전자는 TiO 2 전도대로 이송되어 투명전극을 통해 외부회로로 흘러가서 전기에너지를 전달 태양광 흡수에 의해 산화된 염료는 전해질 용액으로부터 전자를 공급 받아 원래 ... 시키기 위해서는 단락전류⋅개방전압 및 충진 계수의 값을 향상시켜야 함DSSC 효율 측정 실험 2011-12-04 29DSSC 의 효율 2011-12-04 30 DSSC 광전변환효율

리포트 | 40페이지 | 2,000원 | 등록일 2013.12.18

다운로드 장바구니
고역통과 필터설계 최종보고서

이 되어 단락회로의 특성을 지니며 전류를 모두 흘러 보내게 되어 저항의 전압은 총 전압과 같다. 즉,로 대체 가능하게 된다.그 다음일 때가 되어 개방회로의 특성을 지니게 되며 전류 ... 회로이론 설계과제1고역 통과 필터 설계High Pass Filter Design제출일2011년 6월 21일과제담당교수: 김용훈 교수님[1] 설계과제의 목표:1. 저역/고역 통과 ... 진다는 것을 알 수 있으며 저주파 잡신호를 걸러내어 고주파의 필요한 신호만을 골라낼 때 많이 사용되는 필터 구조이다.2. 고역 통과 필터 회로 분석High Pass Filter 회로

리포트 | 7페이지 | 1,000원 | 등록일 2013.02.06

다운로드 장바구니
반파정류기 결과

게 하거나 단락된 회로로 동작하는 성질을 이용하여 작동한다. 직렬 연결된 다이오드는 + 바이어스 시 전류를 흐르게 하고 ?바이어스시 전류를 차단하는데, 결국 파형의 반만이 지속 ... 는 단락하게 된다. 결국 +전압 사이클만 통과하여 세번째 저항에 걸리니 위 회로는 결국 +전압만을 출력하는 전파 정류 현상이 일어남을 확인할 수 있다. 이때, 세번째 저항의 크기 ... 정류기에서 파형이 끊기는 것을 방지한 회로이다. 두 개의 다이오드를 통해 역 바이어스 때에도 전압이 걸리도록 각 다이오드의 입력은 +와 ?로, 출력은 동일한 극으로 설정하여 만들

리포트 | 4페이지 | 1,000원 | 등록일 2011.10.24

다운로드 장바구니
선형연산증폭기(Linear OP-Amp Circuits)

(Virtual Ground)▶ 이상적인 연산증폭기의 전압이득은 무한대이므로, 증폭기 입력단자간의 전압은 0(zero)으로 이는 단락을 의미. 실제적 단락은 아니므로 이를 가상접지라 ... 한다.가상접지 개념은 연산증폭기를 이용한 회로해석에서 중요한 역할.가상접지를 이용하여 다음과 같은 식을 유도할 수 있다.2. 반전 증폭기- 비반전 단자(+)를 직접 접지 ... 하고, 반전 단자(-)에 입력 전압을 인가하는 구조- 상수이득을 갖는 증폭회로 중 가장 널리 사용되는 회로.- 입력신호가 OP-Amp의 반전 단자에 가 해지기 때문에 출력신호가 입력신호

리포트 | 2페이지 | 1,000원 | 등록일 2011.11.10

다운로드 장바구니
기초회로실험 예비 리포트 RL회로 과도응답 정상상태응답

에 대한 정상상태로서 등가적으로 단락 상태이므로 직류 전압원와 저항 R에 의해이며 코일의 전압은의 식으로 알 수 있듯이 전류가 불연속 적이며 전압은 무한대가 되어 실제의 회로가 되 ... 실험 9. RL회로의 과도응답 및 정상상태 응답1. 실험 목적- RC회로와 RL회로의 공통점과 차이점을 비교 분석한다. RL회로의 과도응답과 정상상태 응답 특성을 실험적으로 확인 ... 한다.2. 실험이론a. RL회로의 자연응답- 인덕터와 관련되는 회로는 코일이 전류 구동형이므로 코일단으로 흐르는 전류를 먼저 구하면 편리하다. 즉, 코일로 흐르는 전류를 구하

리포트 | 4페이지 | 1,000원 | 등록일 2011.10.08

다운로드 장바구니
전자회로실험17장] 공통 이미터 트랜지스터 증폭기

=를 만족하면 가장 적절하다. 먼저 이 회로에서 트랜지스터를 제거하고 교류적인 해석을가해본다. 교류에 대해서는 모든 직류전원은 GND가 되고, 회로내의 모든 커패시터는 단락 ... 때문에 입력단자로는 사용되지 않는다.2) BJT 교류 등가회로BJT의 등가회로는 아래의 왼쪽과 같이 나타낼 수 있다. BJT내부의 내부커페시터(, )는 Midfrequency ... , Lowfrequency에서는 Open된다. 여기에서는 Mid frequency해석을 하게 될 것이다.따라서 왼쪽의 회로는 다시 오른쪽과 같이 나타낼 수 있다.3) 공통 이미터 증폭기

리포트 | 7페이지 | 2,000원 | 등록일 2013.01.10 | 수정일 2014.02.01

다운로드 장바구니
결과9.(회로이론)(울산대)전류분배회로

하나를 단락시켜서 단락회로가 전류 분배기에 미치는 영향을 실험하면 안 된다. 그렇지만 실험 B에서는 가능하다. 그 이유는 무엇인가?실험 A는 직렬과 병렬연결이 혼합되어 있는 회로 ... REPORT전기전자공학기초실험전류 분배 회로과 목 :전기전자공학기초실험제출일 :2010년4월12일교 수 :이양범교수님조 교 :조교님학 과 :전기전자정보시스템공학부학 번 :조 명 ... 이고 실험 B는 병렬연결만 있는 회로이기 때문이다.(3) 실험 A 및 실험 B에서 전압원을 전류원으로 대치하여도 전류 분배의 특성을 알아보는데 별 문제는 없는가?전압원이든 전류원이

리포트 | 4페이지 | 1,500원 | 등록일 2012.03.19

다운로드 장바구니
중첩의 원리-예비레포트

때 전원이 독립전압원이면 단락(Short)시키고, 독립전류원이면 개방(Open)시켜 회로를 분석한다. 여기서 바로 회로모양이해석하기 쉬운 형태로 바뀌게 된다. 그러나 종속전원 ... 7조 20081302 조배범1. 실험목적여러 개의 전원을 포함하는 선형 회로에서 각 전원이 각 소자에 미치는 영향을 따로 구하여 합하면 그 소자에 걸리는 전압 혹은 흐르는 전류 ... . 실험이론·중첩의 원리 : N개의 소스를 포함하는 선형회로에서 각 분기전압은 한 소스를제외한 다른 소스를 0으로 놓아 그 소스만 포함하는 회로의 해를구하여 얻게 되는 N개의 전압

리포트 | 2페이지 | 5,000원 | 등록일 2011.07.04 | 수정일 2024.11.05

다운로드 장바구니
전자회로실험 실험6 AM송신기 예비보고서

하는 후회 커패시터(Bypass Capacitor)이다. CC1은 결 합 커패시터(Coupling Capacitor)로 직류를 차단하면서 신호 주파수들에서 완전한 단락회로로 동작 ... 사항을 만족하는 AM 송신기를 설계한다.2. 실험 이론1. CE 증폭기 공통 이미터(CE)구성은 모든 BJT 증폭기 회로들 중에서 가장 널리 사용되는 것이다. 는 CE 증폭기 ... 를 나타낸 그림이고, 는 이 CE 증폭기에서 BJT를 하이브리드 π-등가모델로 대체한 등가 회로이다. CE는 우리가 관심 있는 모든 신호 주파수들에서 매우 작은 임피던스를 접지로 제공

리포트 | 7페이지 | 1,000원 | 등록일 2013.04.25

다운로드 장바구니
25. 공통 이미터 증폭기의 주파수 응답(결과)

Report과목명 : 전자회로설계및실험2학 과 : 전자통신공학과학 번 : 2008709062이 름 : 정명수1. 관련이론(1) 저주파 증폭기 응답?낮은 주파수에서 커패시터 결합 ... 된 증폭기의 전압이득과 위상천이 특성.1) 증폭기의 전체 저주파 응답?입력 RC 회로, 출력 RC 회로, 바이패스 RC 회로 전체의복합적 효과 검토.?RC 회로망 중 한 개가 다른 ... 두 개보다 임계주파수가 크면,→ 우성(dominant) RC 회로.; 증폭기의 전체 전압이득이 -20㏈/decade로 감소하기 시작하는지점의 주파수)?다른 두 개의 RC 회로망

리포트 | 7페이지 | 1,000원 | 등록일 2013.05.02

다운로드 장바구니
전원에 인덕턴스 성분이 있는 경우레포트(전력전자)

-층 반도체 다이오드와는 근본적으로 다르다. 이는 게이트(gate)라 하는 세 번째 단자에 의하여 정류기가 개방 상태에서 단락 상태로 스위칭되는 때를 결정하기 때문이다. 단순히 ... 에 가해져야 한다.{{위에 그림은 SCR의 turn off 상태를 보여주고 있다.-실험 결과-회로도에서는 첫 번째 L값에는 0.001h을 주고 두 번째 L값에서는 0.1h 값으로 주 ... 을 찾아본다. 아래의 회로도가 실험할 회로도의 모습이다.{이 회로도에서 저항값을 3번의 임의로 인가하여 시뮬레이션을 돌려보았다. 결과는 다음과 같다.첫 번째 실험 결과 (R값에 10

리포트 | 5페이지 | 1,000원 | 등록일 2012.12.11

다운로드 장바구니
7장 예비

, 전압원은 단락(short a voltage source), 전류원은 개방(open a current source)한다는 것을 의미한다.위의 회로에 중첩의 원리를 적용하면 Ia ... 의 측정값이 각 전원을 단락 시켰을 때의 전류 IR1′과 IR1″의 합과 같음을 증명하여라.⑵ 가역정리① 그림 7-5의 회로를 구성한다.② 단자 A, B의 전압을 2V, 4V, 6 ... )▶ 저항 180Ω, 200Ω, 300Ω, 1kΩ, 2kΩ, 2.2kΩ3. 이론⑴ 중첩의 정리(principle of superposition)다수의 전원을 포함하는 선형 회로망

리포트 | 5페이지 | 1,000원 | 등록일 2011.03.21

다운로드 장바구니
기초전자물리학실험2 2장

으로 맞춘다. 프로브의 다른 쪽 끝인 집게나 침으로 먼저 서로 단락하여 저항이 0이 됨을 확인하여 저항 측정 준비를 한다.주의사항 : 저항 측정 시 반드시 피측정 소자를 회로에서 분리 ... 다. 원하는 정확도의 유지를 위해서 측정 범위를 잘 선택하여야 한다.?계측기 요구 조건- 오차가 적을 것 : 특히 피측정 회로에 추가로 연결시 피측정값이 원래 값이 아닌 다른 값 ... /교류 선택 버튼으로 하나를 선택한다. 프로브의 다른 쪽 끝인 집게나 침을 전압 피측정 2개의 점에 병렬로 연결한다. 전압계의 프로브 병렬 연결 측정 방법상 전압계의 내부 저항은 회로

리포트 | 10페이지 | 1,000원 | 등록일 2012.12.06

다운로드 장바구니
접합형 전계효과 트렌지스터와 그 특성곡선

개소스에 대하여 게이트 단자 단락, VGS=01. 그림 23-5의 회로를 구성하고, S1은 개방한다. VGG를 제거하고 게이트와 접지를 단락한다.그림 23-5. N채널 J-FET ... 드레인특성 실험회로2. VDD의 출력을 0V로 맞추고 S1을 단락한다. VDS=0, VGS=0에 대하여 드레인 전류 ID를 측정하여 표 23-1에 기록한다.3. VDD의 출력 ... 를 측정하여 표 23-1에 기록한다.5. S1을 개방하고 게이트와 접지 사이의 단락회로를 제거한다.게이트가 역방향 바이어스6. 그림 23-5의 회로에 VGG를 다시 추가하고, S1

리포트 | 3페이지 | 1,000원 | 등록일 2011.05.25 | 수정일 2014.05.13

다운로드 장바구니
평활회로_교직발표

2 장 평활 회로 전자시스템공학목 차 1. 평활회로의 정의 2. L, C 의 평활 특성 3. 리플 잡음 4. 스위칭 잡음 5. 블러더 저항 Ⅱ. 평 활 회 로학습목표 평활회로 ... 의 기능을 설명할 수 있다 . 평활 회로에 사용되는 L, C 의 기능을 설명할 수 있다 . 리플 잡음 ( 스위칭 잡음 ) 이 전자 회로에 미치는 영향을 설명할 수 있다 . 블러더 저항 ... 의 사용 목적을 설명할 수 있다 .들어가기 전에 … ※ 직류변환 과정 교류 직류변환 과정 교류전압 강하 전파정류 필터링 안정화 (Regulation)1.1 평활 회로 (s

리포트 | 24페이지 | 2,000원 | 등록일 2012.05.15

다운로드 장바구니
제너 정전압 예비 보고서

출력 전압은 항상 일정한 값을 유지하게 됩니다. 직렬 정전압 회로의 특징은 단락시 과부하에 대한 제어형 소자를 보호해야 하며, 특히 부하 전류가 높은 경우에 효율이 높 ... 전 자 회 로 실 험 I유 형예비보고서제출자학번소 속성명제출일자제 목 : 실험 ６ Zener regulator□ 실험목적1. 병렬 정전압 회로의 동작 원리를 이해하고 응용을 숙지 ... 한다.2. 직렬 정전압 회로의 동작 원리를 이해하고 응용을 숙지한다.□ 실험이론 및 예비보고사항- 병렬 정전압 회로 동작원리 및 특징오른쪽 회로는 제너다이오드를 이용한 제너 조정기

리포트 | 3페이지 | 2,000원 | 등록일 2012.06.26

다운로드 장바구니

이전10개 107 108 109 110 111112113 114 115 116 다음10개

파워링크

신청하기