"디지털논리게이트"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 and or not 게이트 전전설2 디지털 hdl설계 nand게이트 컴활1급 필기 아날로그 디지털논리설계

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리게이트" 검색결과 201-220 / 1,913건

A+ 기계공학 기초실험 TTL-Logic 실험 결과레포트 (결과 보고서)

폭으로 표시되는 논리 레벨로 디지털 IC가 그 성격에 따라 ‘동작을 한다’, ‘동작을 하지 않는다’로 표시하는 것이다. 참고로 본 실험에서 사용된 디지털 IC 칩은 0.8V 이하 ... 이 마지막으로 OR 게이트의 입력값이 되고, AND 게이트의 출력값이 논리 조합 회로의 최종 출력값이 되는 것이다.부울 대수를 사용하여 각 게이트에서 입력값의 변화를 살펴보고 결과값 ... 을 도출해본다. 임의로 게이트에 이름을 붙이고 표를 작성하였다.문제) 앞의 조합 논리회로와 같은 방법으로 다른 회로들도 부울대수를 고려하고 진리표를 작성해본다.과제 2 : 조합 논리

리포트 | 9페이지 | 1,500원 | 등록일 2020.10.22

다운로드 장바구니
홍익대학교 전전 실험1 기본논리게이트 결과보고서

실험1 기본논리게이트 결과보고서실험 제목 : 기본논리게이트목적 : 기본논리게이트인 NOT, AND, OR, NAND, NOR, XOR 게이트의 동작 특성 및 응용에 대하 ... 여 살펴본다.결과(1) 2입력 AND, OR, NAND, NOR, XOR 게이트AND OR NAND NOR XOR논리게이트 진리표 (단위: V)입력ANDORNANDNORXORAB전압논리전압 ... 논리전압논리전압논리전압논리00*************0011011111000(2) NAND 및 NOR 게이트의 응용 (단위: V)입력출력AB회록(f)회로(g)전압논리전압논리

리포트 | 2페이지 | 1,000원 | 등록일 2020.12.25 | 수정일 2021.03.05

다운로드 장바구니
판매자 표지

[아날로그 및 디지털 회로 설계실습] 결과보고서(과제)7

아날로그 및 디지털회로설계 실습(실습7 결과보고서)소속전자전기공학부담당교수수업 시간학번성명설계실습 7. 논리함수와 게이트과제1. NAND 게이트 소자만을 이용하여 XOR 게이트 ... 의 등가회로를 구성하시오.위의 회로는 예비보고서에서 작성한 XOR Gate이다. 이를 다 NAND게이트로만 이용하면다음과 같이 표현할 수 있다.2. 4 x 2 인코더를 설계하시오 ... (Hint : 2개의 OR 게이트를 사용, 4개의 입력 중 한 가지는 사용되지 않으며 3개의 입력만 회로에 사용)< 4 X 2 인코더 >입력4입력3입력2입력1출력2출력100*************010100011이는 아래의 회로와 같이 표현할 수 있다.

리포트 | 3페이지 | 1,000원 | 등록일 2022.09.14

다운로드 장바구니
판매자 표지

디지털 회로 실험 및 설계 - Multiplexer, DeMultiplexer 실험, JK Flip Flop 순차회로 실험 2

디지털회로실험및설계 결과 보고서 #4( Multiplexer, DeMultiplexer 실험 / JK F.F을 이용한 순차회로 실험 )과 목담당교수제 출 일학 번이 름? 회로도 ... ? 결과분석- 여러 입력 데이터 중에서 하나를 선택하는 조합 논리회로인 MUX를 잘 활용한 실험 결과였다.- 이론값대로 결과 잘 나왔고, 전압 레벨 또한 High는 4.36V 정도 ... 00000000010001010000001100101000000101010011000001111000? 결과분석- 여러 출력 단자 중에서 하나로 데이터를 내보내는 조합 논리회로인 DeMUX를 잘 활용한 실험 결과였다.- 이론값

리포트 | 15페이지 | 3,000원 | 등록일 2023.09.22 | 수정일 2023.09.24

다운로드 장바구니
논리회로설계 실험 기본게이트 설계

논리회로설계 실험 예비보고서 #1실험 1. 기본게이트 설계1. 실험 목표CPLD와 FPGA에 대해 알아보고 그의 활용을 알아본다. 또한 전기전자 논리회로 교과목의 기초지식 ... 과 Xilinx tool을 사용하여 VHDL언어를 통해 기본적인 논리회로인 AND OR 게이트의 논리회로를 설계하고 진리표를 통하여 각 기본 게이트들의 동작적 모델링과 자료 흐름 모델링 ... , 더 복잡한 디코더나 계산 기능의 조합 기능 같은 기본적인 논리 게이트의 기능을 복제하여 프로그래밍 할 수 있다. 대부분의 FPGA는 프로그래밍가능 논리 요소 (논리블록)에 간단

리포트 | 6페이지 | 1,500원 | 등록일 2021.10.01

다운로드 장바구니
충북대 기초회로실험 반가산기 및 전가산기 예비

digit의 2개의 digit로 결과가 얻어진다.(2) 반가산기(Half Adder)2진 덧셈을 살펴보면 2-입력(A, B)의 논리회로는 exclusive-OR 게이트와 같은 출력 ... (Binary Arithmetic)2진수 체계는 모든 디지털 시스템의 기초이다. 그러므로 디지털 회로에서는 모든 연산동작이 2진수를 사용하도록 구성되어 진다. 두 개의 2진 digit A ... 실험 6. 반가산기 및 전가산기(예비보고서)실험 목적(1) 반가산기와 전가산기의 원리를 이해한다.(2) 가산기를 이용한 논리회로의 구성능력을 키운다.이론(1) 2진 연산

리포트 | 2페이지 | 1,000원 | 등록일 2021.09.10

다운로드 장바구니
판매자 표지

아날로그및디지털설계실습 예비보고서 7주차

아날로그 및 디지털 회로 설계실습예비보고서 77. 논리함수와 게이트7-1. 실습목적여러 종류의 게이트의 기능을 측정하여 실험적으로 이해한다.7-2. 실습 준비물부품스위치2개AND ... 설계 및 특성 분석(A) Vcc를 5V (논리값 1)에서 0V (논리값 0)으로 단계적으로 변화시켜서 NAND 게이트가 동작하는 최소 정격 전압을 구하는 설계 방법을 생각 ... 다수7-3. 설계실습 계획서7-3-1 XNOR 게이트 설계 및 특성 분석(A) AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR 게이트의 기능을 갖는 회로도

리포트 | 9페이지 | 1,000원 | 등록일 2025.07.26

다운로드 장바구니
디지털 공학 개론 ) 고정기능 IC의 집적도에 따른 분류해 보고, 각 사용 용도

) 김익수. 디지탈 논리회로. 서울: 집문당, 1996. 5) 한국정보통신기술협회공식홈페이지.정보통신용어사전.집적 회로, 集積回路, Integrated Circuit, 1) (디지털 ... 의 트랜지스터들이 집적되는 소규모 IC로서 최근에는 주로 기본적인 디지털 게이트들을 포함하는 칩으로만 사용된다. 2) 중밀도 집적회로 MSI(medium scale integration ... ) 김익수. 디지탈 논리회로. 서울: 집문당, 1996.p.20 7) 김익수. 디지탈 논리회로. 서울: 집문당, 1996.p.21 8) 김익수. 디지탈 논리회로. 서울: 집문당, 1996.p.23

리포트 | 5페이지 | 5,000원 | 등록일 2024.10.24

다운로드 장바구니
판매자 표지

다음의 논리식을 최소항으로 표현하고, 진리표를 작성하고, 간소화해보자

부터 Shannon의 방법은 디지털 회로 분석과 설계에서 매우 유용하게 사용되었다. 부울대수는 변수의 조합을 실행하는 논리적 연산인 AND, OR, NOT 등으로 정의되는 하나의 수학적인 학설 ... 로 디지털 논리 시스템에서 회로 연구와 분석에서 필요한 논리수학이다. 어떤 회로를 설계한다고 했을 때 대수적 조작에 의해 간단한 논리식을 얻을 수 있고 논리식에서 간단한 회로의 구현 ... 이 가능하다. 논리 설계가 이루어질 때 그림 또는 표를 이용한 방법이 종종 사용되지만 부울대수를 활용하는 방법이 더 편리할 때도 있다. 디지털 시스템을 구성하기 위해 회로의 논리

리포트 | 4페이지 | 2,000원 | 등록일 2024.02.21

다운로드 장바구니
판매자 표지

[A+] 중앙대학교 아날로그및디지털회로설계실습 8차 예비보고서

아날로그 및 디지털 회로 설계 실습예비보고서설계실습 8. 래치와 플립플롭소속전자전기공학부학수번호실험 조x조조원 이름작성자실험날짜2023.11.09제출날짜2023.11.091 ... . 실습 목적순차식 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작 조건을 확인한다.2. 실습 준비물실습 준비물부품NAND gate 74HC00 ... (RS Latch)는 , 와 같이 두 개의 NOR 게이트 또는 NAND 게이트를 이용하여 만들 수 있다. INCLUDEPICTURE "http://www.ktword.co.kr

리포트 | 5페이지 | 1,000원 | 등록일 2024.02.17

다운로드 장바구니
논리 게이트, 부울의 법칙 및 드모르간의 정리 예비레포트

이 거짓이 되고, 나머지 경우 출력이 참이 된다. 즉, 입력 중 하나라도 거짓 값이 있다면 출력은 참이 된다.[8]NOR 게이트OR 게이트와 반대로 부정 논리합을 구현한 디지털 ... 논리 게이트, 부울의 법칙 및 드모르간의 정리예비레포트1. 실험 제목1) 논리 게이트 – 12) 논리 게이트 – 23) 부울의 법칙 및 드모르간의 정리2. 실험 목표1) 논리 ... 게이트 – 1(1) 실험을 통한 NAND, NOR 및 인버터 게이트의 진리표 작성(2) NAND와 NOR 게이트를 이용한 다른 기본 논리 게이트의 구성(3) ANSI/IEEE 표준

리포트 | 11페이지 | 1,500원 | 등록일 2022.08.26 | 수정일 2022.08.29

다운로드 장바구니
판매자 표지

성결대학교 정통 논리회로 중간고사 (정보통신공학과) 시험지

2024년도 논리회로 중간고사 시험지1. 논리회로란?논리회로(logic circuit)는 논리적 연산을 수행하는 회로를 말해. 주로 디지털 시스템에서 사용되며, 입력 값에 따라 ... , 레지스터)논리회로는 기본적으로 AND, OR, NOT같은 논리 게이트를 조합하여 만들어지며, 이를 통해 더 복잡한 연산이나 제어를 수행할 수 있어.2. 불 대수(Boolean ... 출력이 결정되는 시스템이야.논리회로는 두 가지로 나뉘어:? 조합논리회로(Combinational Logic Circuit): 입력 상태에 따라 즉시 출력이 결정되는 회로. (ex

시험자료 | 3페이지 | 40,000원 | 등록일 2025.04.10

다운로드 장바구니
충북대 기초회로실험 논리게이트와 부울함수의 구현 예비

실험 4. 논리게이트와 부울함수의 구현(예비보고서)실험 목적(1) AND, OR, NOT, NAND, NOR, XOR, XNOR의 논리함수 개념과 Gate의 구조 및 기능을 습득 ... 한다.(2) 부울 대수를 사용한 논리회로의 표현방식 및 등가회로를 익힌다.이론(1) NOT(Inverter)NOT 게이트는 하나의 입력과 출력을 가지며, 논리적 부정연산을 행하 ... 는데 논리적 부정을 나타내는 표준적인 방법은 신호선과 논리기호와의 접점에 작은 원을 그리는 것이다.(2) OR 게이트OR 게이트는 입력 중 어느 하나 또는 두 개가 모두 1일 때 출력

리포트 | 3페이지 | 1,000원 | 등록일 2021.09.10

다운로드 장바구니
판매자 표지

과제물 -2진수/8진수/16진수와 논리회로의 상관관계

2진수/8진수/16진수와 논리회로의 상관관계를 설명하시오.Ⅰ서론디지털 세계에서 정보는 다양한 진수 체계를 통해 표현되고 처리됩니다. 특히, 2진수, 8진수, 16진수는 컴퓨터 ... 을 수행하는 논리 게이트도 2진수에 기반하여 작동합니다. 모든 컴퓨터 시스템과 프로그램은 기본적으로 2진수 연산을 바탕으로 동작합니다.2) 8진법8진수는 0부터 7까지의 8개의 숫자 ... 걸립니다. 반면 2진수에서 8진수나 16진수로의 변환은 상대적으로 간단하고 효율적입니다.논리회로와의 연결디지털 회로에서 수행되는 모든 연산은 기본적으로 2진수를 기준으로 합니다

리포트 | 2페이지 | 2,000원 | 등록일 2025.02.06

다운로드 장바구니
전기및디지털회로실험 실험 8. 숫자표시기와 응용 예비보고서

=140156575249 -정논리와 부논리 디지털 시스템에서 높은 전압 상태와 낮은 전압 상태에 논리 값을 할당할 때에 어느 것을 ‘0’ 혹은 ‘1’로 설정하느냐 하는 것은 설계자의 임의 ... 로 낮은 전압 상태를 ‘1’로 할당하고, 높은 전압 상태를 ‘0’으로 할당하는 개념이 있는데 이를 부논리(negative logic)라고 한다. 정논리 AND 게이트에서는 ‘Low ... ’ 상태를 ‘0’의 논리 값으로, ‘High’상태를 ‘1’의 논리 값으로 할당한다. 부논리 OR 게이트에서는 ‘Low’상태를 ‘1’의 논리 값으로, ‘High’ 상태를 ‘0’의 논리

리포트 | 6페이지 | 1,000원 | 등록일 2023.06.30 | 수정일 2025.02.19

다운로드 장바구니
판매자 표지

서울대학교 일반대학원 전기정보공학부 연구계획서

에서 고급디지털논리회로, 고체전자공학, 반도체공정, 생체전자공학, 신경보완기술, 전기유한요소법, 전력시스템운영론, 디스플레이공학, 전자광학 등의 수업을 들었습니다. 저는 반도체공정 ... 변조에 의한 광전자 발진기의 스퓨리어스 톤 감소 및 신호 안정화 연구, p-GaN 게이트 고전자 이동도 트랜지스터의 순방향 게이트 전압 스트레스로 인한 게이트 열화 조사 연구

자기소개서 | 2페이지 | 3,800원 | 등록일 2023.09.19

다운로드 장바구니
뉴런 모스 기반의 4치 논리게이트를 이용한 동기식 4치 카운터 설계 (Design of Synchronous Quaternary Counter using Quaternary Logic Gate Based on Neuron-MOS)

본 논문에서는 다운 리터럴 회로(DLC)를 이용하여 4치 논리 게이트를 설계하였고, 이들 게이트를 이용하여 동기식 4치 up/down 카운터를 제안하였다. 제안된 카운터는 T ... -type 4치 플립플롭과 2×1 임계-t 멀티플렉서로 이루어져 있고, T-type 4치 플립플롭은 D-type 4치 플립플롭과 4치 논리 게이트들(모듈러-4 가산 게이트, 4치 ... 인버터, 항등 셀, 4×1 멀티플렉서)로 구성되어 있다. 이 카운터의 모의실험 결과는 10[ns]의 지연시간과 8.48[mW]의 전력소모를 보여준다. 또한 다치논리 회로로 설계

논문 | 8페이지 | 무료 | 등록일 2025.05.31 | 수정일 2025.06.05

다운로드
판매자 표지

디지털회로1 디지털 논리회로의 전압특성과 지연시간

디지털회로 1: 디지털 논리회로의 전압특성과 지연시간20201944박찬영1. 실험목적2진수를 전압으로 처리하는 디지털 논리회로의 동작전압, 지연시간 등을 측정하여 회로의 특성 ... 을 파악한다.(동작 주파수를 높게 변화시키면서 실험할 것)2. 실험이론모든 디지털 기기들은 디지털 논리회로에서 배운 부울대수의 AND, OR, NOT의 3개로 연산하는 장치이다. 이 ... 을 만들 수 있다. 이미 실험한 아날로그 회로에서 신호들의 연속 값은 연속이지만, 디지털 논리회로는 0(False)과 1(True)의 2개의 논리 값만 사용한다. 논리는 전기회로

리포트 | 4페이지 | 1,000원 | 등록일 2022.04.01

다운로드 장바구니
판매자 표지

5주차 결과 보고서 19장 논리회로 응용 및 Karnaugh Map (1)

화 논리회로 검증a) 간략화된 수식에 의하여 구성한 회로의 입력 X, Y, Z 입력에 대한 출력 전압을디지털 멀티미터로 측정하고 진리표를 작성하여 결과 보고서에 입력한다.(저항 ... 원가의 측면에서 실험 2.(c) 가 더 저렴하며성능의 측면에서도 실험(c)가 회로의 게이트 지연 시간이 적게 걸리며(신호지연율이 낮다), FAN OUT이 적어서 전력소비가 적다.19장 논리회로 응용 및 Karnaugh Map 실험 보고서실 험 일학 과학 번 ... 19장 논리회로 응용 및 Karnaugh Map 실험 보고서논리식의 간략화 및 논리회로 구성 실험F= {bar{X}} {bar{Y}} {bar{Z}} + {bar{X}} YZ

리포트 | 7페이지 | 2,000원 | 등록일 2023.03.14

다운로드 장바구니
Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 예비레포트

Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증예비레포트1. 실험 제목1) Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증2. 실험 ... 주제1) Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증- Hardware Description Language(HDL)을 이해하고 그 사용방법을 익힌다. ... - Field Programmable Gate Array(FPGA) board의 용도 및 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.3. 관련 이론1

리포트 | 4페이지 | 1,000원 | 등록일 2022.08.26 | 수정일 2022.08.29

다운로드 장바구니

이전10개 6 7 8 9 101112 13 14 15 다음10개

파워링크

신청하기