"배전압회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

배전압회로 정류회로 ppt op amp 설계 전자회로 전회설 아주대 정류회로 전기회로 경북대 RLC 전기기사 실기

판매자 표지는 다운로드시 포함되지 않습니다.

"배전압회로" 검색결과 2,101-2,120 / 7,626건

[반도체 공정1] 1차 레포트 - ITRS 2005 PIDS

의 게이트 길이 배율이 고성능 로직의 게이트 길이 배율보다 뒤떨어져 있다는 점에 유의한다(자세한 내용은 로직 표를 참조).LSTP 로직과는 대조적으로, Vdd는 LOP 로직(LOP, 표 ... 화하는 데 초점을 맞춘다. 그러나, Isd,leak은 LSTP 로직보다 크므로, 포화 임계 전압은 오버드라이브(Vdd-Vt)가 합리적일 만큼 충분히 낮다. 고성능, LOP 및 LSTP ... 이 필요할 것으로 예상된다(자세한 내용은 그림 41, DRAM 전압 솔루션 참조).또한 고압 절연체의 물리적 두께는 최소 크기에 맞게 축소되어야 한다.D램 용량(칩당 비트 수

리포트 | 27페이지 | 2,500원 | 등록일 2019.11.22

다운로드 장바구니
응용전자공학실험 및 설계 오디오 엠프 설계 결과

률은 출력전압/입력전압 이므로 3.6V/4.2mV=857.14의 증폭률을 볼 수 있다.3)첫째 단의 출력크기를 확인하여 첫 째 단의 증폭률을 구하여 이론과 비교하라.첫 번째 단의 회로 ... 이다. 이 회로에서는 전압을 증폭시켜주는 역할을 한다. 이론값을 구해보면 아래와 같은 값이 나온다.hie의 경우 6K옴 hfe는 100정도를 나타내고 있다.Rc와 Rout을 병렬 ... 하면A _{V} = LEFT ( {100 TIMES 4.7K} over {50+6K} RIGHT ) =77.68배가 나옴을 알 수 있다.이론과 실제 회로에서의 값이 큰 차이가 남

리포트 | 4페이지 | 1,500원 | 등록일 2017.10.30

다운로드 장바구니
[전기회로설계및실습A+] 공진회로(Resonant Circuit)와 대역여파기 설계 결과 레포트 입니다

-factor = 1, frequency = 10.5 kHz 일 때의 전압파형]위의 그래프는 반전력주파수를 구하기 위해 1 V의{1} over {sqrt {2}}배 인 약 707mV ... frequency = 9.8 kHz 일 때의 전압파형 및 위상차]4.2는 Q-factor에 대한 언급이 없었으므로 Q = 1인 회로를 구성하고 실험을 진행하였다. 위의 사진들은 공진주파수 및 ... 전자 회로 설계 및 실습11# 공진회로(Resonant Circuit)와 대역여파기 설계 결과 레포트▶ 설계실습 내용 및 분석- 실험조교는 실험에 사용되는 L과 C의 값을 미리

리포트 | 8페이지 | 1,000원 | 등록일 2017.10.06

다운로드 장바구니
판매자 표지

제3장 신호공급기와 오실로스코프 예비보고서

값은 ?5V ~ 5V까지 조절이 가능하다. 이때, 직류성분값도 출력단자의 크기조절 때와 같이 감쇄기가 한 개 씩 선택될 때마다 1/10배로 감소한다.출력단자가 낼 수 있는 최소전압 ... 발생기의 사용범을 익힌다.(2) 이론 및 실험- 신호와 함수전류나 전압 같은 전기량이 물리적인 정보를 나타낼 때, 신호(signal)라는 표현을 사용한다.수학자는‘함수’라고 표현 ... 한다. 즉, 신호와 함수는 같은 것을 나타낸다.파형은 신호를 그래픽으로 나타낸 것이다. 전압파형은 가로축이 시간, 새로축이 전압의 형태로 표시된다.- 직류와 교류함수는 종속변수

리포트 | 13페이지 | 1,500원 | 등록일 2020.02.10

다운로드 장바구니
4장 예비보고서

는 도통되고 음(-)의 주기는 차단시킴으로써 양(+)의 파형을 가지는 것을 말한다. (a)와 같은 회로에서 교류전압 v(t) = Vm sinωt 가 주어졌을 때, 입력파형과 출력 ... 다이오드의 가장 큰 특징은 입력되는 전압과 동일한 전압이 출력된다는 것이다.4개의 다이오드를 연결한 브릿지회로로, 어떠한 극성 전압이 입력되더라도 동일한 극성 전압을 출력 ... 쪽으로 되돌아온다.- 오른쪽에 양전압이 인가되고 왼쪽에 음전압이 인가되면,전류는 오른쪽에서 위로 출력되어 부하를 거쳐서 아래에서 왼쪽으로 되돌아온다.브리지 다이오드 전파정류회로

리포트 | 6페이지 | 1,000원 | 등록일 2016.10.07

다운로드 장바구니
판매자 표지

커패시터 충방전, 쿨롱의 법칙, 페러데이 법칙 실험보고서

1. 커패시터 충·방전2. 쿨롱의 법칙3. 페러데이 법칙1. 커패시터 충방전1) 목적: 커패시터에서 시간에 따른 전압을 변화로 회로의 시간상수를 구한다.2) 이론: 충전-그림 1 ... } =- {1} over {RC} dt가 된다. 그 결과q(t)=C varepsilon (1-exp(-t/RC))가 되고 커패시터에 충전 전압V _{c} = {q(t)} over {C ... } = varepsilon (1-exp(-t/RC))가 된다. 시간상수tau 일 때 커패시터가 완전히 충전되었을 때 전하량의1-e ^{-1} SIMEQ 0.63배로 충전된다.방전

리포트 | 4페이지 | 2,500원 | 등록일 2019.01.18

다운로드 장바구니
물리, 공학 계열 면접 예상질문 정리

은 전자석을 이용한 대표적인 예인데, 스위치를 닫으면 공이가 전자석쪽으로 오게되는데, 이때 회로가 끊기게 되고 전자석은 자성을 잃습니다. 이와 동시에 탄성력에 의해 공이가 원위치로 되돌 ... 되지만, 나머지는 자화가 사라진다.* 렌츠 법칙이란?- 도선으로 이루어진 닫힌 회로 내에서 생긴 유도 전류는 닫힌 회로를 지나는 자기력선속이 변하는 것을 방해하는 방향으로 흐르는 것 ... 으로 이동해 전류가 흐르며, 역방향 전압이 걸리면 반대로 극을 연결 시키는데, 자유 전자가 이동하지 못해 전류가 흐르지 못하게 됩니다. 순방향으로 전압을 걸면 많은 전류가 흐르며, 역방향

자기소개서 | 24페이지 | 3,000원 | 등록일 2018.11.12

다운로드 장바구니
Voltage Follower

에서는 입력회로의 임피던스정합용 증폭기로 많이 사용된다.그림 1.1 전압폴로워 회로단일의 연산증폭기는 2개 입력의 전압차(V ^{{} _{+}} -V ^{-})를 K배로 증폭한다.(그림 ... 제어공학실험제목 : 전압폴로워(Voltage Follower)회로목차1 . 실험 목적2 . 기본 이론3 . 실험 회로4 . 사용기기 및 재료5 . 실험순서 및 결과1 . 실험목적 ... 연산증폭기를 이용한 전압폴로워 회로의 특성을 이해한다.2 . 기본이론Ideal OPAmp특징 : 입력전압 V i 에 대해서 동등한 전압을 출력한다.고입력 임피던스, 저출력 임피던스

리포트 | 10페이지 | 1,000원 | 등록일 2017.03.13 | 수정일 2017.05.11

다운로드 장바구니
전전컴실험III 제04주 Lab03 OPAMP Post

에 근접하게 나타나고 있으며 따라서 구현한 회로가 차동 증폭기로써 작동하고 있음을 확인할 수 있다. 실험에서 발생한 오차는 Op-amp 자체의 Offset 전압, Function ... ) Result of this Lab.[1-0] Operational amplifier를 사용하기 위하여 칩의 pin diagram을 살펴 보고 +/- 전원 전압을 바르게 인가하시오 ... .[그림 1]위 – 가중 가산기아래 – 차동 증폭기왼쪽의 사진과 같이 Op-amp의 각 핀에 Jump 선을 연결하였다. 각각의 Op-amp의 4번 핀에는 (-) 전원 전압을, 7번

리포트 | 5페이지 | 2,500원 | 등록일 2017.02.05 | 수정일 2017.03.26

다운로드 장바구니
전자전기컴퓨터설계 실험3(전전설3) 10주차 예비

)전류의 흐름을 억제하는 소자를 말하며 저항에 전류가 흐르면 저항에 의하여 전압이 강하되어 열에너지가 방출된다.캐패시터(capascitor)전하를 축적하기 위한 회로소자로 교류전류 ... 가 있는 회로의 RG1보다 2배 이상의 값을 갖게 되는데 이는 저항 소자 크기에 부담을 주는 결과를 갖는다. 실제로는 1G 이상의 값을 갖는 저항 소자는 거의 없는데 예를 들어 500 ... Lab)MOSFET을 이용한 CMOS 회로 중 Inverter 회로에 대해 알아본다.Ⅱ. 배경 이론 및 지식(Essential Backgrounds for this Lab

리포트 | 18페이지 | 2,000원 | 등록일 2017.02.09 | 수정일 2017.02.12

다운로드 장바구니
실험 15. RC, RL 미적분 회로

이 입력파형의 미분형이 되는 따위의 회로를 말한다. 입력이 가해지는 순간에만 전류가 흐르는 특성이 있다. 그림 (a)의 입출력 전압을 각각 e1, e2 저항 R을 흐르는 전류를 i ... muFRL 적분회로의 파형 관찰0.1kΩ1kΩ10kΩ1mH10mH고찰시상수란 전기 회로에 갑자기 전압을 가하면 전류는 점점 증가하여 정상치라고 하는 일정한 값에 이르게 되는데, 이 ... 정상치의 (1-e-1)배, 즉 63.2%에 이를 때까지의 시간. RC 회로와 RL 회로의 과도 응답에서 과도항은 e-t/t의 비율로 감쇠한다. t=RG이고, RL 회로에서는 t=L

리포트 | 6페이지 | 1,000원 | 등록일 2017.09.10

다운로드 장바구니
6장 클램퍼 회로 결과레포트

출력레벨 V0를 구하라.V0(계산값):+8v건전지 1.5의 전압이 반대로 연결되었기 때문에 +1.5v의 결과값이 측정된다.4.클램퍼(정현파 입력)A.그림 6-1의 회로를 재구성하라 ... 이 증가하므로 전압충전량의 증가폭도 감소한다.M. 5t와 T의 관계5t>T/2(100) 이 되어야 유의미한 클램핑 회로가 구성된다.R = 100kR=10KR=100K일땐 시상수가 매우 ... 시상수 rc가 작다면 전압이 인가되는 도중 방전이 일어나며 원하는 clamping 값이 나오지 않게 된다. 따라서 clamping 회로를 잘 구성하기 위해선 Vsource의 주기에 맞는 적절한 저항값과 cap값을 잘 결정해주고 인가 해 주어야 한다.

리포트 | 13페이지 | 1,500원 | 등록일 2017.06.20

다운로드 장바구니
[전자회로설계및실습A+] Current-Steering 회로와 Differential Amplifier 설계 결과 레포트 입니다

할 수 있었다.(3) 설계실습계획서의 3.2.1에서 설계한 의 회로를 구성하라. 신호발생기를 이용하여 전압 신호v _{1} (t)=0.2sin(1200 pi t)[V]와v _{2 ... } (t)=0.1sin(1200 pi t)[V]를 발생시켜 회로의 입력으로 사용하는데 함수발생기의 출력을 전압분배하여 만들라. 이때 얻어지는 전압v _{D1} (t),v _{D2 ... 하였다. 또, 이 설계한 회로를 전류원으로 하는 differential-amplifier를 설계하고 이 amplifier의 각 노드에서의 전압 파형, 주파수에 따른 voltage

리포트 | 6페이지 | 1,000원 | 등록일 2017.10.06

다운로드 장바구니
차동 증폭기 심화 실험 결과보고서

: 113.35Ω(2) 회로 1-1을 구성후 측정된I _{SS}값 : 18mA(3) 이 때Q _{1} ,Q _{2}의{W} over {L}비율 : 약 9:101.2 능동 부하 ... 차동 모드 이득 = 660/23 = 약 28.69배CMRR ={28.69} over {0.565} =50.778그림 3 3dB 주파수 = 65kHz2 고찰사항(필수 X):(1) 출력 ... 을 차동으로 볼 때에도 공통 모드 전압 이득이 발생하는 원인을 분석하시오: 이득을 구하는 점에서의 이득은g _{m} r _{o}의 배수형태로 나타나게 된다. 이때의r _{o

리포트 | 3페이지 | 1,000원 | 등록일 2018.12.15

다운로드 장바구니
결과) 실험 20. 정류회로

- 12>실험 2 반파 정류회로v _{input} ``=`2.471[V]```````````````````````````````v _{output} ```=``1.885[V]입력전압출력 ... 전압반파 정류회로 그래프실험 3 전파 정류회로실험 4 필터 회로f (Hz)60120300v_out(V)최대1.8801.8601.860최소0.4200.8151.255평균1.1501 ... 신호의 전압의 주기가 긴 것을 알 수 있다.④ 질문 : 반파 정류회로와 비교할 대 그림 20.7의 회로에서 다이오드는 D2의 역할은 무엇인가?다이오드의 특성에서 전압이 순방향

리포트 | 8페이지 | 1,000원 | 등록일 2016.10.05 | 수정일 2016.10.10

다운로드 장바구니
mosfot을 이용한 2단증폭기2

.ac dec 5 1 100meg.tran 1u 30u.probe.end5. 결과Voltage gain = 약 98배Cut off = 약 1MHz5.실험결과회로설계증폭 측정결과 ... (Vpp = 9.36v)CUT-OFF ( 약 6.6V에서 0.707배 )6. 패턴도7.고찰이번 텀을 통해서 구현하는 회로는 MOSFET을 이용한 2단 증폭기 설계였다. 사실 처음 과제 ... 수 있었다. 그러나 이 회로를 브래드 보드로 구현 하였을 때는 100배의 이득은 커녕 구동조차 제대로 되지 않아서 오실로스코프에 실선만 확인될 뿐이었다. 그래서 1단부터 차근차근

리포트 | 12페이지 | 1,500원 | 등록일 2017.11.17

다운로드 장바구니
Signal filter 실험

입력주파수는 차단 주파수의 1/10~10 배가 되도록 한다. 그리고 주파수를 변경하면서 ‘입력전압과 출력전압의 비’ 와 위상차를 측정한다. 이를 오실로스코프를 활용한다. 즉 입력전압과 출력전압을 오실로스코프로 측정하면서 위상차와 전압비를 확인한다. ... .(3) 필터의 차단주파수(Cutoff frequency)과도 구간 내에서 입력 대비 출력 전압의 비가 ?3dB, 즉 1/sqrt {2} 이 되는 지점을 차단주파수 라고 하며 필터 ... 할 수 잇게 된다.(4) 필터의 위상차(Phase lag)또한 필터를 사용하게 되면 출력 전압뿐만 아니라 출력의 위상도 영향을 받게 되어 위상 지연이 발생하게 된다. 차단 주파수

리포트 | 4페이지 | 1,000원 | 등록일 2018.01.04

다운로드 장바구니
mosfet을 이용한 2단증폭기설계 레포트201211602

째 Mosfet의 전압이득을 서로 곱하면 되므로 설계한 회로의 총 전압 이득A _{v(total)} =A _{v1} TIMES A _{v2} =-9.2 TIMES -21.16=194 ... 전압은 제외한 상태로 계산한다.앞의 회로는 설계한 회로의 첫 번째 Mosfet에 대한 DC해석이다. 게이트에 걸리는 전압V _{GG}는 테브난 등가회로로 바꾸어서 구할 수 있 ... 1. 서론1.1. 설계 목표- 증폭기에 대해 알아본다.- 2단 증폭기를 이해하고 회로를 설계할 수 있다.- 주어진 조건에 맞게 회로를 설계할 수 있다.1.2. 설계 이유전자공학과

리포트 | 10페이지 | 1,500원 | 등록일 2017.11.17

다운로드 장바구니
결과보고서 - 변압기의 특성, 캐패시터의 리액턴스

과정에서 수치가 다른 커패시터를 사용하였음에도 불구하고(약 5배 차이) 커패시터에 걸리는 전압에 큰 차이가 없었던 이유는 인덕터(변압기)가 가지고 있는 리액턴스가 커패시터의 영향 ... 성 리액턴스를 실험적으로 결정하는 두 방법에 대해서 설명하시오.- 첫 번째 방법은 교류 전원이 인가된 경우에서 회로에 흐르는 전류와 커패시터에 인가되는 전압을 구하여 옴의 법칙 ... 과 커패시터가 포함된 회로에 교류 전원을 인가하여 각 소자에 걸리는 전압을 측정한 후{V _{C}} over {V _{R}} TIMES R 을 계산하는 것이다. 여기서도 마찬가지로 각

리포트 | 5페이지 | 1,500원 | 등록일 2017.11.09

다운로드 장바구니
전자회로실험) 결과보고서11. 증폭기 바이어스와 이득

면 Bypass capacitor 연결하였을 때에는 2.38V가 출력되고, Bypass capacitor를 제거하였을 때는 220mV가 나온다. 약 전압이득은 10배가 나옴을 알 ... 수 있다. 보통 실험에서는 6배가 나온다고 조교님이 말씀하셨지만 우리조는 10배가 나왔다.여기서 이 결과로 보면 공통이미터증폭기에서 이미터에 달린 커패시터의 용도는 안정도이다. 에 ... 미터 접지 증폭회로에서 안정도는 에미터 저항값에 의해 결정된다. Re가 높을 수록 안정도가 좋아지게 되지만 증폭도(gain) ≒ Rc/Re가 되고, Re가 작을수록 증폭률이 높아지

리포트 | 2페이지 | 1,000원 | 등록일 2017.05.01

다운로드 장바구니

이전10개 101 102 103 104 105106107 108 109 110 다음10개

파워링크

신청하기