"전자회로설계실습"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전자회로설계실습 stopwatch 설계 oscillator 설계 예비 피드백 증폭기

판매자 표지는 다운로드시 포함되지 않습니다.

"전자회로설계실습" 검색결과 2,041-2,060 / 2,588건

서울시립대학교-전자전기컴퓨터설계실험2-제07주-Lab06_Pre

, Register and SIPO, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.Flip-flop, Wikipedia. ... Pre-lab Report전자전기컴퓨터설계실험Ⅱ7주차. Sequential Logic Design, Flip-Flop, Register and SIPO실험 날짜2016. 10 ... 에만 Output data 값의 변화가 있을 것이다.Reference교안 – Verilog HDL 실습 Lab#06 Sequential Logic Design, Flip-Flop

리포트 | 6페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
서울시립대학교-전자전기컴퓨터설계실험2-제08주-Lab07-Pre

Counter, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.State Machine, Wikipedia. ... Pre-lab Report전자전기컴퓨터설계실험Ⅱ8주차. Sequential Logic Design, FSM and Clocked Counter실험 날짜2016. 10.31학번이름 ... 의 사이) output = 2’b10이 된다.Reference교안 – Verilog HDL 실습 Lab#07 Sequential Logic Design, FSM and Clocked

리포트 | 7페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
서울시립대학교-전자전기컴퓨터설계실험2-제08주-Lab07_Post

Counter, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소. ... Post-lab Report전자전기컴퓨터설계실험Ⅱ8주차. Sequential Logic Design, FSM and Clocked Counter실험 날짜2016. 10. 31학번 ... 을 programming하여 정상 동작을 확인하였다.Reference교안 – Verilog HDL 실습 Lab#07 Sequential Logic Design, FSM and Clocked

리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
노틸러스효성 공채/설계개발직 자기소개서 합격예문 + 면접후기 (노틸러스효성 채용 자소서/취업 면접족보/지원동기)

실행을 위해 필요한 자바를 스터디 형식으로 공부하여 습득하였고 필요한 회로를 설계하고 00그램을 그렸습니다. 부품들을 조립하여 하드웨어를 제작하고 습득한 지식들을 이용하여 프로젝트 ... 는다면 어떻게 하시겠습니까? 자기소개를 해보세요. 다른곳에서 면접 본 적이 있는가? 지원동기가 구체적으로 무엇인가요? 회로설계를 해본 적 있나요 구체적인 경험 [ 한글 이력서양식 ... 하면서 꼼꼼하게, 그리고 집중력'으로 나타낼 수 있습니다. 이를 통해 현장실습을 진행하는 동안 수백 개의 보고서를 빠른 시간 안에 정확하게 계획하고 정리할 수 있었습니다. 2. 지원

자기소개서 | 6페이지 | 5,000원 | 등록일 2019.10.17

다운로드 장바구니
클램퍼 예비보고서

B530F0C1.pdf&usg=AFQjCNGx59Vybk4WHK8XVyhXqo56RIs-3w&bvm=bv.117218890,d.dGo예비보고서 전자회로설계및실험1 실험일: 2016 년 3 월 21 일 ... 실험 제목 : 클램퍼 회로실험에 관련된 이론클램퍼 회로는 입력파형의 형태는 변화 시키지 않고 입력 파형을 어떤 다른 레벨에 고정(clamp)시키는 회로이다. 클램퍼 회로는 기본 ... 커야한다. 즉, R 과 C 값은 출력 파형에 영향을 주므로 입력 신호의 주기보다 훨씬 더 크게 택해야 한다. 클램퍼 회로에서 주의할 점은 클램퍼 회로의 동작은 항상 다이오드의 순

리포트 | 8페이지 | 1,000원 | 등록일 2016.06.18

다운로드 장바구니
SK고용디딤돌 2기 반도체 연구개발 합격 자소서입니다. 반도체 설계 특히 Layout 분야 경력을 희망하였습니다. 직무 경험 및 직무 외 경험으로 면접까지 합격하였습니다.

, 팀워크를 발휘한 대표적인 최근 경험 두가지를 골라 본인의 구체적 행동과 결과 위주로 최대한 객관적인 입장에서 기술하시오. 597 / 600대한상공회의소에서 전자회로 설계 전문가 과정 ... 는지 기술하시오. 572 / 600첫 번째는 반도체 설계 분야입니다. 학부 연구생 시절 Cadence Virtuoso를 이용하여 적외선 센서의 회로 설계와 Layout 설계를 수행 ... 고 시뮬레이션을 수행했습니다. 또한, 실제 저항, IC 등의 소자에는 문제가 없는지 멀티미터로 확인하며 제작을 하였습니다. 시간은 다소 걸렸지만 기간 내에 완벽히 제작하겠다는 책임감과 끈기를 바탕으로 3일에 걸쳐 회로 설계부터 제작 및 결과 발표까지 완수할 수 있었습니다.

자기소개서 | 1페이지 | 3,000원 | 등록일 2017.03.02 | 수정일 2017.04.03

다운로드 장바구니
서울시립대학교 통신공학실습 1주차 결과레포트

전자전기컴퓨터설계실험 ⅡResult Report2주차 : Simulink MATLAB 실습Ⅱ1. Introduction (실험에 대한 소개)가. Purpose of this ... 는 것이 이번 실험의 목적이다.나. Essential Backgrounds for this LabScope스코프 화면은 전압과 시간의 그래프로 표시된다. 입력 신호에 대한 회로

리포트 | 10페이지 | 2,000원 | 등록일 2019.07.29 | 수정일 2019.08.10

다운로드 장바구니
전기전자개론 휘스톤브릿지 보고서

(전기전자개론)실험보고서실험일시 :저항 직.병렬 회로설계- 휘스톤 브릿지 회로학과담당교수제출자제출일시 :공 과 대 학 메카트로닉스실1. 실험제목저항 직.병렬 회로설계 ? 휘스톤 ... 브릿지 회로2. 실험목적지정된 조건(저항, 전류-전압, 전류-저항)을 만족하는 직렬, 병렬 회로를 설계할 수 있다.키르히호프의 법칙 및 휘스톤 브릿지 회로를 이해한다.3. 이론정리 ... 보존)4. 실험과제실험 11) 실험에 사용될 저항기들을 측정하여 기록한다.2) 지정된R _{T}를 만족하는 병렬 저항회로를 설계한다.3) 주어진 저항만을 사용하여 15V가 인가될 때

리포트 | 6페이지 | 1,000원 | 등록일 2015.12.07

다운로드 장바구니
18년_한국원자력통제기술원(KINAC)직무_핵비확산_합격자소서

라도 겹치는 상황에서는 서로 간 희생이 불가피 했습니다.(2) 인적자원 동원 : 회로지식이 필요하였습니다. 따라서 정보를 제공하고 도와줄 사람을 직접 찾아 나섰습니다. 먼저, 교내 전자 ... , 노심냉각유지, 설계 여유도 유지 등을 관리하는 것을 보았고, 원자력기술은 특별한 것이기에 원자력관계자들은 안전문화 정착을 생활화 해야함을 알았습니다. 한국수력원자력에서 종사한 기간 ... 의 지름길이라 생각했습니다. 따라서, RI면허 시험을 준비 하기위해 연구팀에 있는 계측기들 활용이 필요하였습니다. 먼저 선임에게 양해를 구해서 실습 연습을 할 수 있게 되

자기소개서 | 5페이지 | 3,000원 | 등록일 2020.01.28

다운로드 장바구니
RLC 회로 실험 레포트

부품 : 1/4W 250Ω 저항(3개), 인덕터(3개), 캐패시터(3개)2. 기본 이론전자 회로 실험을 위해서는 계측 및 회로 설계 장비가 필수적이다. 본 실험에서는 각각의 계측장비 ... 실험 2 RLC 회로1. 실험 목적전자 회로의 기본소자는 R(저항), L(인덕터), C(캐패시터) 이다. 본 실험에서는 각각 소자의 특성에 대해 공부하고, 이를 바탕으로 각 소자 ... 의 사용법을 알아보고, 실제로 간단한 회로를 꾸며 실습을 진행한다.1) 저항1. 종류- 탄소 피막 저항 : 가장 일반적이고 저가격의 저항기. 잡음이 심하다는 결점이 있다.- 어레이

리포트 | 5페이지 | 1,000원 | 등록일 2015.09.13

다운로드 장바구니
직렬 및 병렬 다이오드 구조

&categoryNo=&viewDate=&isShowPopularPosts=false&from=postView예비보고서 전자회로설계및실험1 실험일: 2016 년 3 월 14 일 ... 휘스톤 브릿지 형태로 회로를 구성하고 그 회로에 Si 다이오드를 연결한다.전체적인 계산은 휘스톤 브릿지의 일반적인 계산방법과 유사할 것으로 예상.7. 컴퓨터 실습실험방법 및 유의 ... (4가 원소 + 5가 원소 를 도핑한 반도체)가 있다. 두 개의 반도체를 서로 접합시키게 되면, 접합부분에서 N형 반도체에서 빠져 나온 소량의 전자가 P형 반도체로 이동

리포트 | 8페이지 | 1,000원 | 등록일 2016.06.17

다운로드 장바구니
BJT의 고정 및 전압분배 바이어스 예비보고서

"http://ds1orj.tistory.com/13" http://ds1orj.tistory.com/13예비보고서 전자회로설계및실험1 실험일: 2016 년 4 월 11 일 ... 으로는 컬렉터-바이어스(자기바이어스 라고도 함)가 있다. 그러나 실용의 회로(온도나 전원전압이 변동하는 환경 등)에서는 이것만으로는 부족 하다. 그래서 이보다 훨씬 더 안정적인 ... 를 계산한다, IB CFB-바이어스 계산식으로 IB 를 계산한다.실험회로 및 시뮬레이션 결과 - (1)트랜지스터 2N3904를 사용하여 구성한 회로다.VBE를 측정한 결과이다.이번

리포트 | 10페이지 | 1,000원 | 등록일 2016.06.18

다운로드 장바구니
[대충] 결과 증폭기 바이어스와 이득

었음을 알 수 있습니다. 이번 실험을 실습하기 전에는 회로 구성이 그냥 아무렇게나 비슷한 소자들을 사용하면 되는 줄 알았는데, 실험 목적에 따라 정교하게 설계해야 한다는 것을 깨달았습니다. ... 전자회로실험(결과보고서)실험 : 증폭기 바이어스와 이득1. 결과보고 사항2. 검토 및 고찰이번 실험에서는 전압 분배 바이어스를 사용하여 트랜지스터를 에미터 공통 소신호 증폭기 ... 로 연결하고, 이때 전압 이득을 측정했습니다, 앞장의 첫 번째 사진에서와 같은 회로를 구성하였으며, 그 결과를 오실로스코프로 확인했습니다. 두 번째 사진을 보면 파형이 실제로 증폭 되

리포트 | 3페이지 | 1,000원 | 등록일 2015.01.17

다운로드 장바구니
메카트로닉스 실습 보고서-99 counter to 7-segments using ATmega16

를 돌리면서 0~9까지의 숫자가 나타나는지 확인한다.(코드구성에 쓰인 프로그램)3. 실험결과 및 고찰- 세 번째 전자회로 실습. 지금까지 해왔던 단순한 회로구성이 아니라 마이크로 칩 ... 선에 문제가 있다고 생각하였다. BCD SW 회로도는 첫 번째 실습 때 사용했던 회로도를 참고하였다. 완성한 다른 조를 참고해보니 참고했던 회로도와는 조금 다르게 구성하였다. 주어진 회로도에서 정반대인 부분에 GND를 연결하였더니 정상적으로 작동하였다. ... 메카트로닉스 및 실습 보고서-99 counter to 7-segments using ATmega16과목메카트로닉스 및 실습담당교수제출일학과학번이름1. 실험 개요(1) 실험 목적

리포트 | 5페이지 | 1,000원 | 등록일 2015.10.29

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계실습 3학년 2학기(성적인증) (결과) 설계실습8-(논리함수와 게이트)

이번 실습은 AND, OR, INVERTOR, NAND, NOR, XOR 등 게이트의 동작을 확인하는 실험이었다. AND, OR, NAND, NOR 등 논리함수와 그에 상응 ... 실험은 전반적으로 누구나 쉽게 알고 있는 디지털 회로의 기본이 되는 논리함수와 게이트의 실험이라 이 전의 실험들에 비해 비교적 쉽게 진행되었다.

리포트 | 7페이지 | 1,000원 | 등록일 2017.12.17

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계실습 3학년 2학기(성적인증) (결과) 설계실습9-(래치와 플립플롭)

설계실습 9요약 : RS LATCH는 아래와 같은 회로 구성을 띄고 있으며 이에 따른 동작-Table을 확인하는 실험을 하였다. 결과적으로 거의 일치함을 알 수 있었으며 이론부

리포트 | 4페이지 | 1,000원 | 등록일 2017.12.17

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계실습 3학년 2학기(성적인증) (결과) 설계실습10-(4-bit Adder 회로 설계)

(A) 본 설계실습에서 무엇을 하였으며 그 결과는 어떤가? 수치를 포함하여 요약한다. 본 실험은 조합논리회로의 설계방법을 기본으로 조합논리회로를 설계하는 것을 기본으로한다. 결과 ... 값은 0.2%이하의 오차를 기록하며 예상 값과 매우 일치하게 나왔다.(B) 설계실습계획서에서 설계한 회로와 실제 구현한 회로의 차이점을 비교하고 이에 대한 이유를 서술한다. 설계실습계획서에 계획한대로 회로를 실제로 구현하였으며 결과 값 역시 차이가 나지않았다.

리포트 | 3페이지 | 1,000원 | 등록일 2017.12.17

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계실습 3학년 2학기(성적인증) (예비) 설계실습5-(신호발생기)

하시오.(B) 그림 5-2와 같이 다이오드를 사용하여 Wien bridge oscillator를 안정화 하는 회로를 설계, Simulator의 결과를 제출한다. 또한 출력을 안정화 하는데 다이오드가 어떤 역할을 하는지 구체적으로 서술한다 ... 일반적으로 신호 발생기는 일정한 주파수와 위상, 크기를 가진 주기 함수를 발생시키는 회로이며 왜곡 없이 발생하는 것을 목적으로하지만 실상은 그렇지 못하다. 이번 실험의 Wien ... Oscillator를 설계하시오. Simulator의 Time-domain에서 출력 파형을 확인하며, FFT plot을 통해 발진 주파수를 확인하시오. 출력 파형은 계획서에 함께 제출

리포트 | 6페이지 | 1,000원 | 등록일 2017.12.17

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계실습 3학년 2학기(성적인증) (예비) 설계실습7-(위상 제어 루프(PLL))

하면서 직류에 가까운 전압으로 변환된다. 이는 가변발진기의 입력으로 사용되게 된다. 3) 가변 발진기 : 제어신호의 크기에 따라 출력되는 주파수가 변하는 발진회로이다. 일반적으로 제어신호로써 전압을 사용하므로, 전압제어발지기로 불린다.

리포트 | 9페이지 | 1,000원 | 등록일 2017.12.17

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계실습 3학년 2학기(성적인증) (예비) 설계실습9-(래치와 플립플롭)

이론부 요약RS 래치 - 출력Q가 1인 경우 SET, 출력 {bar{Q}} 가 1인 경우 RESET이라 한다. S, R 모두 0인 경우 현재 상태의 값을 유지한다. R과 S가 동시에 1인 경우는 “금지된 입력”에 해당하며 값은 0을 띄고 있으나 서로 보수 관계인 두 값..

리포트 | 4페이지 | 1,000원 | 등록일 2017.12.17

다운로드 장바구니

이전10개 98 99 100 101 102103104 105 106 107 다음10개

파워링크

신청하기