"단락회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

테브난의 정리 중첩의 원리 예비 중첩의 정리 전기기사 실기 테브난 노튼 정리 노턴의 정리 테브낭노튼

판매자 표지는 다운로드시 포함되지 않습니다.

"단락회로" 검색결과 1,981-2,000 / 4,579건

설계08. 전압 체배회로 설계 (결과레포트)

개를 병렬연결 하여 5.6kΩ과 병렬연결 하였다. 위에 보이는 사진 중 아래 2개의 회로는 커패시터 C1을 단락시켰으며, 다이오드 D1을 제거한 실험이다. 앞선 전파 전압 체배회로 ... 1. 설계목적? 체배회로내에 커패시터와 다이오드의 역할을 이해한다.? 전파 전압 체배회로에서 C1과 C2의 변화와 부하저항의 유무에 따른 출력값 변화를 확인한다.? 직렬 반파 ... 전압 체배회로에서 C1과 D2에 변화와 부하저항의 유무에 따른 출력값의 변화를 확인한다.? 실생활에 이용되는 체배회로를 알아본다.2. 설계결과2-1. 전파 전압 체배회로 설계2-1

리포트 | 7페이지 | 8,000원 | 등록일 2014.06.15 | 수정일 2020.04.26

다운로드 장바구니
MultiSim 을 이용한 회로 모의 실험 보고서

".?위 공식으로 등가저항을 구한다. 전압원 V를 단락 시킨 후 a,b 단자에서 본 저항 값이다.위의 1,2 단계를 통해서 계산된 등가 저항 값과 등가전압 값을넣은은 단순화된 회로 ... 실험 제목:Multisim을 이용한 모의 회로 실험실험 목적: Multisim 사용 방법을 완벽히 숙지하고 주어진 회로도를 보고 Multisim을 이용하여 모의 회로를 구성 해보 ... 는 것과 Multisim 계측 측정 결과와 실제로 회로를 구성하여 측정한 값들 사이및 이론값을 비교하여 분석하고 설명할수 있어야한다.도구 및 재료 및 선행조사Multisim

리포트 | 23페이지 | 2,500원 | 등록일 2015.06.06

다운로드 장바구니
Lab#03 Verilog HDL

introduction가) HDL기반 설계의 장점(1) 설계오류 수정시간 및 회로변경 시간 단축에 따른 설계시간의 단축(2) 최적화, 상위수준 설계를 통한 설계의 질 향상(3) 특정 설계기술이나 공정 ... 과 같다.위의 문단에서는 포트를 정의하는단락인데, input과 output, wire등포트 모드를 정의하고, 내부 신호를정의한다. 그 후 Primitive gate들의인스턴스 ... 로는 timing Simulation과 fuctional Simulation 2가지로 표현을 해보았다. Timing Simulation에서는 우리가 만든 회로가 3-level

리포트 | 20페이지 | 1,500원 | 등록일 2016.09.11

다운로드 장바구니
인하대 공업화학실험 알류미늄-에어 배터리(Al-air battery) 예비보고서

는 상태에서 전압 회로가 열려있을 때 전지 또는 배터리의 양 단자 사이의 전위차를 언급한다.한편, OCV를 통해 측정한 전압 값도 실제 이론 값보다 크게 측정된다. 이것은 평형 전압 ... 경우이다. 전기적 원인으로는 전극 판의 작용 물질의 탈락에 의한 내부 단락이 존재한다. 화학적 원인으로는 외부 방전이 없으면서 전지 내부에서 자연적으로 전지 용량의 감소를 유발

리포트 | 5페이지 | 1,000원 | 등록일 2018.09.25

다운로드 장바구니
[울산대] 13. 테브난 등가 회로

- 테브난 등가회로란 어떤 회로의 구하고자하는 단락에서 open했을 시 걸리는 전압 V과구하고자하는 단락에서 short했을시 흘러 나오는 전류 I를 구하고 R(등가저항)를 구한다 ... 은 본래의 회로에서 부하 저항이 개방된 상태에서의 부하 단자에서 본 전압이고, 테브난 저항은 본래 회로 내의 전압원을 단락시키고 내부 저항으로 대체한 후 회로망을 해석한 것이 부하 ... ? 실험 목적- 복잡한 회로에서 부하에 걸리는 전압과 부하에 흐르는 전류를 알고 싶을 때, 테브난 등가회로를 이용한다. 부하를 제외한 복잡한 회로 부분을 전압원 1개와 전압원

리포트 | 4페이지 | 1,000원 | 등록일 2012.10.03

다운로드 장바구니
전압분배 바이어스 호로 실험 예비보고서

하고 에미터 단에서 들여다본 저항이고 마치 테브닌 등가회로에서 저항을 구하는 것과 비슷하다고 할수 있겠다. 그러므로 교류 전원을 단락되었다고 보면,R_g //R_1 //R_2 이고 ... } SIMEQ V_CC SIMEQ 11.8 (V) 이다.2) 전압 이득앞에서 출력전압과 입력전압이 거의 일치되게 만든 것이 콜렉터 회로이므로, 전압 이득은 거의 1이 된다.(콜렉터 회로 ... 의 등가회로)A_v = { R_E} over {R_E +r_e } SIMEQ1,R_E = { R_3 R_L} over {R_3 + R_L } = {18 } over { 9}= 2 K

리포트 | 8페이지 | 1,000원 | 등록일 2014.12.14 | 수정일 2017.09.14

다운로드 장바구니
전기전자 기초실험 브리지(Bridge) 회로 예비, 결과 Report

전기전자공학 기초실험chapter16. 브리지 회로 예비 레포트?실험목적브리지 회로의 저항기 사이의 관계를 알고, Bridge회로를 이용하여 미지의 저항 값을 알아내는 방법 ... 을 이해한다.?이론휘트스톤 브리지(혹은 저항 브리지) 회로는 미지의 저항을 상재적으로 정확하게 측정하기 위한 방법으로 활용된다. 그림 16-1에 보인 것처럼 미지의 저항R _{x ... _{1} =v _{2}가 되었을 때, 브리지 회로는 평형 상태가 되었다고 말한다. 그리고 검류계로 전류가 흐르지 않기 때문에R _{1}과R _{2}그리고R _{3}와R _{x

리포트 | 4페이지 | 1,000원 | 등록일 2014.05.19

다운로드 장바구니
1주차 예비실험보고서(선형 증폭기)

라고 한다. 여기서 접지한 회로가 단락되었음을가리킨다. 연산증폭기의 입력저항이 무한대이기에 입력단자로 전류가 유입될 수없다. 즉 그림1 에서증폭기를 들여 다 본 입력저항은 무한대이 ... 예 비 보 고 서학 과학 년학 번조성 명전 자212091188김 경 환실험 제목선형 증폭기1. 실험 목적이번 실험의 목적은 연산증폭기의 기본적인 회로구조의 하나인 반전증폭기에대한 ... 연산이 가능한 회로 구성을 할 수 있으므로, 연산자의 의미에서 연산증폭기라고 부른다. 연산증폭기를 사용하여서 미분기 및 적분기를 구현할 수 있다. 연산증폭기가 필요로 하는 전원

리포트 | 6페이지 | 1,000원 | 등록일 2012.12.02

다운로드 장바구니
기초전기회로실험 시험25_테브닌이론 예비레포트

이다.(개방회로) 즉 저항을 제거하고 그림의 AB에서 측정한 전압이다.2.는 회로에서 전압을 단락시키고 내부저항으로 대체한 후 개방된 단자에서 측정한 저항이다.?테브닌 이론의 실험 ... 전압원을 가지는 직류 회로의 테브닌 전압(), 테브닌 저항()을 결정한다.2. 직렬-병렬 회로에서,값을 실험적으로 입증한다.3. 원 리 :?테브닌 이론: 테브닌 이론은 테브닌 전압 ... (), 테브닌 저항()로 이루어진 간단한 등가회로로 대체 할 수 있는 선형 2단자 회로를 명시한다.와를 결정하는 규칙은 다음과 같다.1.는 저항이 제거된 회로의 단자에 걸리는 전압

리포트 | 2페이지 | 1,000원 | 등록일 2012.12.02

다운로드 장바구니
기초회로 실험. 20장 회로망정리의 검증(예비레포트)

하였을 때 흐르는 단락전류의 총합을 각 전원의 내부 어 드미턴스의 총합으로 나눈 값과 동일하다.⑤ 상반정리- 가역 정리라고도 하며, 선형, 쌍향성 수동소자로된 회로망의 한 지로에 전압전원 ... - 스위치 : 2개- D.C 전류계 : 1대 - 리드선◎ 실험 방법 및 순서1. 중첩의 정리① 그림의 회로에서을 그대로 두고를 단락했을 때 각 저항에서의 전류, 전압의 크기 및 ... 회로망 정리의 검증전자 공학 전공 2학년 학번 : 이름 :◎ 실험 목표? 회로망 해석 시 자주 쓰이는 중첩의 정리, 테브낭-노튼의 정리, 밀만의 정리 및 상반정리 등을 실험

리포트 | 3페이지 | 1,000원 | 등록일 2012.03.26

다운로드 장바구니
테브난과 노턴의 정리 결과 보고서

된 등가 임피던스의 등가회로로 대치할 수 있다.” 입니다. 등가 전류원은 2개의 외부단자를 단락 시킬 때 두 단자 사이에 흐르는 전류를 의미하고, 등가 임피던스는 테브난의 정리 ... 난의 등가회로- 부하저항을 제거한 후, 두 단자간의 전압, 즉 테브난 의 등가 전압는 2.51[V]로 측정 되었습니다.- 전원을 제거하고(단락) 회로에 표시된 두 단자간의 등가 ... ) 노턴의 등가회로- 두 단자를 단락 시키고 노턴의 등가 전류은32.78mA로 측정 되었습니다.- 전원을 제거(단락)하고 부하저항을 제거한 후 두 단자간 의 등가 임피던스를 멀티

리포트 | 2페이지 | 2,000원 | 등록일 2012.06.26

다운로드 장바구니
예비12.(회로이론)(울산대)중첩의원리

를 해석하고자 할 때 중첩의 원리의 적용을 위해 전원이 독립전압원이면 단락(short)시키고, 독립전류원이면 개방(open)시켜 회로를 분석한다.그림 12-1. 두 개의 전류원을 가진 ... 면, 전압원은 단락회로로 대체될 수 있다.그림 12-5. V2를 단락시킨 회로 그림 12-6 V1을 단락시킨 회로그림 12-5는를 단락회로로 대체한 회로도이며, 이 회로는 하나 ... =6과 같이 단락회로로 대체하고, 이 회로를 해석한다. 마찬가지로,에 의해 공급된 전류와 저항기~에 흐르는 전류를 구할 수 있으며, 각 저항기에 걸리는 전압도 구할 수 있다.마지막

리포트 | 4페이지 | 1,000원 | 등록일 2012.03.19

다운로드 장바구니
기초회로실험[예비보고서] 9 (반전증폭기&비반전증폭기)

든지 크게 할 수 있다.이상적인 연산증폭기에 피드백 회로가 연결되어 있는 경우 이것의 입력단자간 전압은 영(zero)이 되며 이는 단락을 의미한다. 하지만 이는 실제적인 단락의 의미 ... - 9. OP-AMP 증폭실험(반전증폭기&비반전증폭기)실험 목적Op-amp 회로의 기본 동작 원리를 이론적으로 해석하고, 기본 회로의 동작을 이해한다. 이를 바탕으로 실험 회로 ... 를 갖는 것이 아니라, 가상적인 단락을 의미하므로 이를 가상접지라고 한다. 또한 연산증폭기의 입력저항은 무한대이고, 따라서 입력단자로 전류가 유입될 수 없다.반전 증폭기[그림 9-2

리포트 | 7페이지 | 1,000원 | 등록일 2013.01.15

다운로드 장바구니
실험 12 병렬회로의 저항

실험12 병렬회로의 저항일시 4월 17일 (목)실험결과표 12-1ResistorR1R2R3R4R5Rated value, Ω8201k2.2k3.3k4.7kMeasured value ... 310.0127.06369.9186B410.0122.49444.6420실험 고찰1. 병렬회로의 총 저항과 가지 저항 사이의 관계를 설명하시오.병렬로 연결된 각 저항과 총 저항 값 ... 을 알 수 있으므로 이를 이용하여I1 = V/R1I2 = V/R2I3 = V/R3이라는 것을 알 수 있고병렬 연결된 회로 내에서 흐르는 전류의 종합ITIT = I1 +I2 + I3

리포트 | 3페이지 | 2,000원 | 등록일 2014.10.13

다운로드 장바구니
기초회로실험[예비보고서] 9 (가산기&감산기)

수 있다.이상적인 연산증폭기에 피드백 회로가 연결되어 있는 경우 이것의 입력단자간 전압은 영(zero)이 되며 이는 단락을 의미한다. 하지만 이는 실제적인 단락의 의미를 갖는 것 ... - 9. OP-AMP 증폭실험(가산기&감산기)실험 목적Op-amp 회로의 기본 동작 원리를 이론적으로 해석하고, 기본 회로의 동작을 이해한다. 이를 바탕으로 실험 회로를 꾸미 ... 이 아니라, 가상적인 단락을 의미하므로 이를 가상접지라고 한다. 또한 연산증폭기의 입력저항은 무한대이고, 따라서 입력단자로 전류가 유입될 수 없다.가산기[그림 9-2] 가산 증폭기

리포트 | 6페이지 | 1,000원 | 등록일 2013.01.15

다운로드 장바구니
실험5(예비)

만을 통과시키고 고주파 성분들을 제거하는 필터를 말한다. 아래 그림과 같이 표현 할 수 있는데, 매우 낮은 주파수에서는 인덕터는 단락회로, 커패시터는 개방회로로 동작한다. 반대로 높 ... 은 주파수에서는 인덕터는 개방 커패시터는 단락 된다. 그에 따라 이득은 0으로 수렴하게 된다. 만약 이상적인 회로를 만든다면 저주파수 대역에서의 이득은 1로 나타내 져야한다. 주파수 ... 와 저항의 위치가 바뀌어 진다. 저주파 입력에서 capacitor들은 개방회로로 동작하게 되어서 회로의 전압이득은 0에 가깝고 고주파 입력에서 capacitor들은 단락회로로 동작

리포트 | 4페이지 | 1,500원 | 등록일 2012.09.13

다운로드 장바구니
전기설비 안전점검 및 사고사례

할 수 있게끔 선택 단락 계전기의 동작 전류를 특별히 작게한것.5) 지락 계전기 (GR : Ground Relay )지락 게전기는 기기의 내부나 회로에 지락이 발생하는 경우 영상 ... 개폐기로 많이 사용되며 고장전류는 차단할 수 없어 전력퓨즈를 사용하며 퓨즈의 용단 시 결상을 방지하는 목적으로 채용되고 있다. 차단기와 같이 단락전류와 같은 대전류의 차단능력은 없 ... 지만 부하전류의 차단을 할 수 있는 기능을 가지고 있다기기의 점검을 위해 회로를 일시 전원에서 끊기 위한 개폐기로부하전류는 개폐할 수 없다.즉 사용부하가 있는 상태에서는 절대로 끊

리포트 | 101페이지 | 2,000원 | 등록일 2013.06.26

다운로드 장바구니
옴의법칙과 키르히호프의법칙(결과)

전류계는 0Ω의 등가 저항을 갖고 전류가 측정되고 있는 소자와 직렬인 단락 회로로서 기능을 한다. 이상적인 전압계는 무한의 등가 저항을 갖고 있으므로 전압이 측정되고 있는 소자 ... 실험결과보고서 – 옴의 법칙과 키르히호프의 법칙1. 목적(1) 회로상에서 전류, 전압, 저항과의 관계를 실험적으로 증명해 본다.(2) 직·병렬 회로에서의 키르히호프의 법칙을 실험 ... .098.792갈검빨금1000996.099.963갈검갈금10099.799.70- 실험에 사용된 회로(전압 5V)- 이론에 의한 결과값 예상 - 측정에 의한 결과값 확인구 분R[Ω]I

리포트 | 1페이지 | 2,000원 | 등록일 2013.11.18

다운로드 장바구니
경북대학교 전자공학실험2 올A+ 결과보고서 4장 (복사실 판메제안 받은자료)

결과 4장. 차동 증폭기실험4장. 차동 증폭기1. 목적- MOSFET 을 이용한 차동 증폭기의 동작원리와 회로특성을 익힌다.- 간단한 응용회로를 구성하여, 차동증폭기의 이론 내용 ... 값도 인가하지 않고 측정한 출력 값.VD1 = 0.005VVD2 = 0.010V오프셋 전압: 1.5mv이유 : 위 회로는 차동증폭기이다. 그러므로 이론상, RD1 과 RD2, Q ... 1,Q2가 완벽하게 똑같아야 한다.하지만 Q1 과 Q2의 트랜지스터에 영향을 주는 L,W 의 비율 이라던지, 혹은 회로에 설치된 저항값이 약간씩 달라, 완벽하게 동일하지 않기 때문

리포트 | 11페이지 | 2,000원 | 등록일 2015.11.03 | 수정일 2016.04.07

다운로드 장바구니
판매자 표지

[월오전1조]5주차 중첩의 원리 결과레포트

도록 단락(Short)시키고 동작하지 않는 전류원은 공급전류가 0이 되도록 개방(Open)되었다고 가정한다.예를 들면 다음과 같은 회로에서 2Ω의 저항에 흐르는 전류를 구할 때 먼저 ... 할 때 전압원 9V를 단락시키면I_2 `= 1 over { 2 +1 } times 3 `= 1A(병렬회로 전류분배)따라서 두 개의 전원 동시에 작용하는 경우에는 중첩의 정리에 따라 ... 기초전자공학실험15주차 결과 레포트실험날짜:조 :조원:1.Title중첩의 원리2.Name3.Abstract여러 개의 전원이 있는 선형회로 해석에 흔히 사용하는 중첩의 원리를 이용

리포트 | 14페이지 | 3,000원 | 등록일 2013.10.28

다운로드 장바구니

이전10개 95 96 97 98 99100101 102 103 104 다음10개

파워링크

신청하기