저잡음 폴디드 캐스코드 OTA가 적용된 신경 기록 아날로그 Front-end 집적회로 (A Neural Recording Analog Front-end IC with Low-noise Folded-cascode OTA)

서지정보

· 발행기관 : 대한전자공학회
· 수록지 정보 : 전자공학회논문지 / 62권 / 5호 / 18 ~ 26페이지
· 저자명 : 전대영, 유효준, 홍순성, 박보성, 차혁규

초록

본 논문에서는 local field potential (LFP), action potential (AP)신호와 같은 뇌 신경 신호를 기록할 수 있는 저전력, 저잡음 신경 기록 아날로그 front-end (AFE) 집적회로를 제안한다. 제안된 AFE는 저잡음 증폭기 (low-noise amplifier, LNA)와 가변이득 증폭기 (programmable gain amplifier, PGA)로 구성되며, LNA에는 저주파 잡음을 억제하는 초퍼 안정화 회로 (chopper stabilization circuit)를 적용하였고, 양방향 뇌신경 인터페이스의 자극기 (stimulator) 부분에서 발생하는 공통 모드 아티팩트 (common-mode artifact)를 제거할 수 있도록 공통 모드 제거 루프 (common-mode cancellation loop, CMCL)를 추가하였다. 제안된 LNA는 입력 소자의 transconductance를 증가시킨 folded-cascode 연산증폭기 구조를 적용하여 입력 참조 잡음 (input referred noise, IRN)성능을 개선하였다. PGA는 LNA의 고정된 40 dB 이득에 1, 2, 3, 4배의 추가적인 이득 조정이 가능하며, LFP와 AP 신호를 함께 혹은 따로 기록하기 위하여 대역폭 조절이 가능하도록 AFE를 설계하였다. LFP 주파수 대역 (1-300 Hz)에서 IRN은 0.4 μVRMS이고, AP 주파수 대역(300-10 kHz)에서 1.29 μVRMS였으며, 뇌 신호 전체 주파수 대역에서 IRN은 1.35 μVRMS이다. 또한, CMCL 회로를 통하여 1% 미만의 total harmonic distortion 성능 내에서 최대 1 VP-P의 아티팩트 성분 제거가 가능하다. 제안된 회로는 180 nm CMOS 공정을 이용하여 설계하였으며, 1 V 전압에서 2.81 μW 전력을 소모한다.

영어초록

This paper presents a low-power, low-noise neural recording system designed to record local field potential (LFP) and action potential (AP) neural signals. The proposed system consists of a low-noise amplifier (LNA) and a programmable gain amplifier (PGA). A chopper stabilization circuit is employed in the LNA to suppress flicker noise in the low-frequency band and a common-mode cancellation loop (CMCL) is added to eliminate common-mode artifacts generated by the stimulator in bidirectional neural interfaces. The proposed LNA utilizes a folded-cascode operational transconductance amplifier with boosted input transconductance to improve the input-referred noise (IRN) performance. The PGA offers gain adjustments of 1, 2, 3, 4 times in addition to the LNA’s 40 dB gain. To record LFP and AP signals simultaneously or separately, the bandwidth of the AFE is designed to be tunable. The simulated IRN performance in the LFP band (1-300 Hz) is 0.4 μVrms, 1.29 μVrms in the AP band (300-10 kHz), and 1.35 μVrms across the combined LFP and AP bands. Within 1% of total harmonic distortion, the CMCL circuit is able to cancel up to 1-VP-P of artifact. The proposed AFE is designed using 180 nm CMOS process and consumes 2.81 μW at 1-V voltage.

참고자료

· 없음