디지털 데이터 슬라이서가 집적된 900 MHz 대역의 RFID 수신단 (A 900 MHz RFID Receiver with an Integrated Digital Data Slicer)

서지정보

· 발행기관 : 한국전자파학회
· 수록지 정보 : 한국전자파학회 논문지 / 26권 / 1호 / 63 ~ 70페이지
· 저자명 : 조영아, 김동현, 김남형, 이재성

초록

본 논문에서는 0.11μm CMOS 공정을 이용한 900 MHz 대역의 RFID 통신 수신단을 제안한다. 본 RFID 수신단은 포락선 검출기와 저역 통과 필터, 비교기와 D-플립플롭, 그리고 디지털 블록의 클록을 공급하기 위한 발진기가 집적된 형태이며, 저전력으로 구동하도록 설계하여 수동 RFID 통신용 태그에 적합하게 하였다. 본 수신단은 종래의 아날로그 데이터슬라이서가 아닌 디지털 데이터 슬라이서를 사용함으로써 전력 소모를 줄였다. 클록의 주파수는 1.68 MHz이고, 소비전력은 5 μW이며, 제작된 회로의 크기는 측정 패드를 제외하고 325 μm×290 μm이다.

영어초록

In this paper, a receiver has been developed in a 0.11-μm CMOS technology for 900 MHz RFID communication systemapplications. The receiver is composed of an envelope detector, a low-pass-filter, a comparator, D flip-flops, as well as an oscillatorto provide the clock for digital blocks. The receiver is designed for low power consumption, which would be suitable for passive RFIDtags. In this circuit, a digital data slicer was employed instead of the conventional analog data slicer in order to reduce the powerconsumption. The clock frequency is 1.68 MHz and the circuit operates with a power consumption as small as 5 μW. The chip sizeis 325 μm×290 μm excluding the probing pads.

참고자료

· 없음