가변시간 K차 이중 반복 부동소수점 나눗셈 (Variable Latency K’th Order Double Iterative Floating Point Number Division)

서지정보

· 발행기관 : 한국정보기술학회
· 수록지 정보 : 한국정보기술학회논문지 / 14권 / 7호 / 103 ~ 110페이지
· 저자명 : 조경연

초록

최근에 부동소수점 나눗셈을 하드웨어로 구현하는 필요성이 증대되고 있다. 특히 IoT(Internet of Things) 등 실장제어기에서 부동소수점 사용이 증가하고 있다. 덧셈, 뺄셈과 같은 연산과 비교하여 나눗셈은 속도가 느리고 많은 하드웨어를 필요로 한다.
나눗셈 N/D는 제수 D의 역수를 구하여 피제수 N에 곱하여 계산한다. 본 논문에서는 테일러급수를 이중 반복 나눗셈 알고리즘에 적용하여 한회 반복에 K번 곱셈을 수행하는 가칭 K차 이중 반복 부동소수점 역수 알고리즘을 제안한다. 반복 곱셈에서 오차를 계산하여 오차가 일정값 이하가 되면 수행을 종료한다. 본 논문에서 제안한 알고리즘은 오차가 일정한 값보다 작아질 때까지만 반복 연산을 수행하므로 나눗셈 계산기의 성능을 높일 수 있다.

영어초록

Implementation of floating point division in hardware has gained importance in the recent years. In particular the embedded system including IoT(Internet of Things) is used, the floating point is increasing in hardware implementation. Compared other operations such as addition and multiplication, division involves much higher latencies and large hardware requirement.
The division N/D is calculated by multiplying the reciprocal of divisor D and dividend N. In this paper, applying the Taylor series to the double iterative division algorithm, a tentative K'th order double iterative floating point number reciprocal algorithm which performs K times multiplications in one iteration is proposed. The proposed algorithm calculates an error while the repeating multiplications, and carries out when the error is below a predetermined value. Since the proposed algorithm only performs the multiplications until the error gets smaller than a given value, it can be used to improve the performance of a divider unit.

참고자료

· 없음