플라즈마 디스플레이 패널에서 부화면 시간동안 기입시간을 단축시키기 위한 수정된 구동파형 (Modified Driving Method for Reducing Address Time During Subfield Time in AC PDP)

서지정보

· 발행기관 : 대한전자공학회
· 수록지 정보 : 전자공학회논문지 / 52권 / 1호 / 135 ~ 139페이지
· 저자명 : 조병권

초록

플라즈마 디스플레이 패널의 각 부화면 시간동안 기입 방전의 지연시간을 각각 조사하였고 오방전이 발생하지 않는 범위내에서 추가 주사전압의 높이를 다르게 인가하여 모든 부화면 시간동안 기입방전 지연시간을 단축시키기 위한 수정된 구동방법을 제시한다. AC PDP에서 첫번째 초기화 기간 동안 주사전극에 높은 상승 경사파 전압을 인가하여 약한 플라즈마 방전이발생하고 셀 내부에서 프라이밍 입자와 벽전하 생성을 유도한다. 생성된 벽전하는 셀 내부 벽전압이 되므로 기입기간 중 기입전압과 더해져서 기입 방전을 일으킨다. 그러나 셀 내부의 벽전하는 시간이 지나면서 점차 소멸되므로 1 TV 프레임 시간 동안 각 부화면 시간동안 기입방전은 늦게 발생한다. 첫 번째 부화면 시간에는 초기화 기간 동안 상승 경사파를 갖는 높은 전압에 의해 벽전하가 많이 남아 있으므로 첫 번째 기입 방전은 다른 부화면 시간보다 빠르게 형성된다. 한편, 두 번째부터 마지막부화면 시간까지의 기입 방전 생성시간은 셀 내의 벽전하 소멸에 의하여 점차적으로 늦어진다. 본 연구에서는 각 부화면 시간동안 기입방전의 시간지연을 조사하였고, 부화면 시간의 기입기간 마다 추가 주사전압을 다르게 인가하여 전체 기입방전지연시간을 단축시켰다.

영어초록

The address discharge time lags are investigated in each subfield time in AC plasma display panel and a modified driving waveform is proposed to reduce the address discharge time lag by applying different additional scan voltage under no misfiring discharge production. The weak plasma discharge in AC PDP is generated by applying high positive-going ramp waveform to the scan electrode during the first reset period and that induce the production of the priming particle and wall charge. Because the wall charge becomes the wall voltage in a cell, the wall plus external address voltage produce the address discharge. However, as the wall charge in a cell is gradually disappeared as time passed, the address discharge time in the subfield time for 1 TV frame is lagged. In the first subfield time, the address discharge is faster produced than the other subfield time because the wall charge are much remained by the high positive-going ramp voltage during the reset period in the first subfield time. Meanwhile, from the second to last subfield, the address discharge production time is gradually delayed due to the dissipation of the wall charge in a cell. In this study, the address discharge time lags are measured in each subfield time and the total address discharge time lags are shortened by applying the different additional scan voltage during the address period in each the subfield time.

참고자료

· 없음