(A+) 아날로그회로실험및설계 Op-amp 반전, 비반전 증폭기 실험 보고서

소개

아날로그회로실험및설계 Op-amp 반전, 비반전 증폭기 관련한 실험 보고서입니다 :)
이 보고서 제출하여 아날로그회로실험및설계 과목 A+ 받았습니다.

목차

1. 실험목표

2. 관련이론
1) 연산 증폭기란?
2) 반전 증폭기란? (Inverting AMP)
3) 비반전 증폭기란? (Noninverting AMP)
4) 반전 증폭기와 비반전 증폭기의 차이점

3. 데이터시트

4. 실험

5. 실험 결과

6. 오차 및 분석

본문내용

1. 실험목표
① Op-Amp의 기본적인 특성을 이용하여 반전, 비반전 증폭기의 특성을 이해하고, 실험을 통하여 확인하고 검증한다.

2. 관련이론

• 연산 증폭기란?

- 구현하는 단자가 2개의 지점에서 전류가 나오기 시작하면서 이것을 증폭으로 구현하는 소자.

- 이미터 부분에는 들어오는 전류를 전체적으로 통제하고 이를 관리하기 효율적으로 증폭을 구현하는 것에 정의를 둔다.

- 컬렉터 부분은 이 전류를 모아서 회로적으로 구현이 가능하게 소자의 증폭을 전달해준다.

- 그래서 이미터 부분과 컬렉터 부분의 두 지점에서 증폭이 구현되어서 연산증폭기라고 정의를 내리는 것.

- 출력의 차이가 구현되면 두 개의 양쪽에서 나와서 이것이 진짜 출력의 원인이 된다.

• 반전 증폭기란? (Inverting AMP)

- 출력 전압이 입력에 비례한 값에 부호는 반전되어 나타나기 때문에 붙여진 회로 구조.

- 위의 회로의 OP amp가 이상적인 OP amp라고 가정하면,
- 우리가 궁금한 부분은 입력 전압에 따른 출력 전압의 변화이다.
- 연산 증폭기의 특성 상, Vp가 0V이고, Virtual short인 Vn의 전압도 0V가 된다.
- Vn의 전압이 0일 때 반전 입력에 대해 KCL를 적용한다면, 아래와 같이 표현된다.

<중 략>

• 반전 증폭기와 비반전 증폭기의 차이점

※ 반전 증폭기와 비반전 증폭기는 모두 연산 증폭기(Op-amp)를 사용하여 입력 신호를 증폭하는 회로이지만, 입력 신호와 출력 신호의 위상 관계와 이득 계산 방식에서 차이가 있다.

① 입력 신호와 출력 신호의 위상 관계

- 반전 증폭기: 입력 신호와 출력 신호의 위상이 180도 반전된다. 즉, 입력 신호가 양수이면 출력 신호는 음수가 되고, 입력 신호가 음수이면 출력 신호는 양수가 된다.

- 비반전 증폭기: 입력 신호와 출력 신호의 위상이 동일하다.

참고자료

· 없음