총 106개
-
[A+]전자회로설계실습 예비보고서 12025.01.041. 센서 측정 및 등가회로 센서의 출력 전압을 오실로스코프로 측정한 결과, peak to peak 전압이 200 mV였고 센서의 부하로 10 kΩ 저항을 연결한 후 10 kΩ 저항에 걸리는 전압을 측정한 결과 peak to peak 전압이 100 mV였다. 이를 통해 센서의 내부저항이 10 kΩ임을 알 수 있으며, 센서의 Thevenin 등가회로를 구할 수 있다. 또한 Function Generator의 출력을 100 mV로 설정하면 실제 출력전압의 peak to peak 전압이 200 mV가 출력된다. 2. Op amp를 사용한...2025.01.04
-
OP-AMP를 이용한 복합 증폭 실험 결과 보고서2025.01.051. 가산 증폭 회로 가산 증폭 회로는 반전 증폭 회로의 한 종류로, 입력단자를 하나 더 추가한 회로입니다. 이 회로에서 출력전압 Vo는 입력전압 V1, V2, V3의 합에 비례하여 증가합니다. 실험을 통해 가산 증폭 회로의 동작을 확인하고, 이론값과 측정값의 오차율을 계산하였습니다. 2. OP-AMP 특성 및 활용 이번 실험에서는 OP-AMP의 다양한 증폭 기능을 확인하였습니다. 741 모델과 158 모델의 차이점을 비교하였고, 반전 증폭과 비반전 증폭 파형을 측정하였습니다. 실험 결과 OP-AMP의 특성을 잘 이해할 수 있었고,...2025.01.05
-
전자회로설계 및 실습11_설계 실습11. Puch-Pull Amplifier 설계_예비보고서2025.01.221. Classic Push-Pull Amplifier 특성 Push-Pull 증폭기의 Dead Zone과 Crossover distortion 현상을 파악하고 이를 제거하는 방법에 대해 실험한다. PSpice 시뮬레이션을 통해 입출력 transfer characteristic curve와 입출력 파형을 확인하여 Dead Zone과 Crossover distortion 현상을 이해한다. 2. Feedback loop와 OP-amp를 이용한 Push-Pull Amplifier 특성 Push-Pull 증폭기 출력을 OP Amp의 (-)...2025.01.22
-
OP-AMP 반전/비반전 증폭기 실험 보고서2025.04.271. 반전 증폭기 실험 반전 증폭기에서 회로 전압 이득은 Av = -Rf/Ri 이다. 실험 결과에서 위상 차이와 진폭 크기 값을 고려하여 Av를 구해보면, 회로 전압 이득 값과 거의 일치함을 확인할 수 있다. 2. 비반전 증폭기 실험 비반전 증폭기에서 회로 전압 이득은 Av = 1 + Rf/Ri 이다. 실험 결과에서 위상 차이와 진폭 크기 값을 고려하여 Av를 구해보면, 회로 전압 이득 값과 거의 일치함을 확인할 수 있다. 3. 오차 원인 분석 1) DC power supply의 전압 표시 정확도 한계, 2) Breadboard 내...2025.04.27
-
(22년) 중앙대학교 전자전기공학부 전자회로설계실습 예비보고서 11. Push-Pull Amplifier 설계2025.04.301. Push-Pull Amplifier 특성 설계실습 11. Push-Pull Amplifier 설계목적: RL=100Ω, Rbias=1kΩ, VCC=12V인 경우, Push-Pull 증폭기의 동작을 이해하고 Dead zone과 Crossover distortion 현상을 파악하며 이를 제거하는 방법에 대해서 실험한다. 그림 1(a) 회로를 simulation 하여 입출력 transfer characteristic curve를 확인하고, Dead zone이 발생하는 이유를 설명한다. 그림 1(b) 회로를 simulation하여 입...2025.04.30
-
8주차 결과 보고서 6장 연산 증폭기와 그 용용2025.05.031. 연산 증폭기 실험 보고서에서는 연산 증폭기의 전압 이득, 입력 저항, 출력 저항 등의 특성을 측정하고 분석하였습니다. 연산 증폭기의 이상적인 특성인 무한대의 전압 이득, 무한대의 입력 저항, 0의 출력 저항 등을 확인하였습니다. 또한 반전 증폭기와 비반전 증폭기 회로를 구현하고 그 특성을 분석하였습니다. 2. 전압 이득 측정 실험에서는 다양한 입력 전압에 대한 출력 전압을 측정하여 전압 이득을 계산하였습니다. 이를 통해 연산 증폭기의 전압 이득 특성을 확인할 수 있었습니다. 3. 반전 증폭기 실험에서는 반전 증폭기 회로를 구현...2025.05.03
-
OP Amp의 기본 특성 및 이상적·실제 연산 증폭기2025.11.131. 이상적 연산 증폭기 (Ideal Operational Amplifier) 연산 증폭기는 집적회로(IC) 칩으로 여러 트랜지스터와 저항으로 구성된 소형 패키지이며 5개 이상의 단자를 가진다. 입력 단자는 +, - 2개로 이루어져 있고, 출력 단자는 두 입력 단자의 전압 차이를 증폭한 전압을 출력한다. 가산, 적분, 미분 등의 수학적 연산을 수행하는 회로에 사용되며 비디오, 오디오 증폭기, 발전기 등에 광범위하게 적용된다. 2. 실제 연산 증폭기 (Real Operational Amplifier) 실제 연산 증폭기는 이상적 연산 ...2025.11.13
-
MOSFET 바이어스 회로 실험 예비보고서2025.01.021. MOSFET 바이어스 회로 이 실험은 MOSFET 바이어스 회로를 구현하고 분석하는 것을 목적으로 합니다. 게이트 바이어스 회로와 베이스 바이어스 회로를 구성하고 각각의 회로에서 필요한 전압과 전류 값을 구하는 실험을 수행합니다. Pspice 시뮬레이션을 통해 회로를 분석하고 실험 결과를 예측합니다. 1. MOSFET 바이어스 회로 MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)은 전자 기기에서 널리 사용되는 중요한 반도체 소자입니다. MOSFET 바이어스 회로는 MOSF...2025.01.02
-
실험 22_연산 증폭기 특성 예비보고서2025.04.281. 연산 증폭기의 특성 이 실험에서는 연산 증폭기의 전압 이득, 입력 저항, 출력 저항, 대역폭, 옵셋 전압, 슬루율 등 기본적인 성능 파라미터들을 익히고 실험을 통해서 측정하여, 이를 바탕으로 연산 증폭기를 이용한 응용 회로를 설계할 수 있는 능력을 배양하고자 한다. 2. 연산 증폭기의 이득과 대역폭 연산 증폭기를 이용해서 피드백 회로를 구성하면 이득과 대역폭 사이에는 상충 관계가 성립한다. 연산 증폭기 자체의 3dB주파수를 f_1 이라고 할 때, 피드백 회로를 구성하면 (1+R_2/(R_1+R_2)A_0)f_1으로 3dB 주파...2025.04.28
-
전기전자공학실험-29&30.선형 연산 증폭기 회로 및 능동 필터 회로2025.04.301. 선형 연산 증폭기 회로 연산 증폭기는 반전 입력단자와 비반전 입력단자를 가진 이득이 매우 큰 증폭기이다. 이 증폭기는 외부에 저항을 추가하여 연산증폭기 자체의 이득보다는 훨씬 작지만 외부 저항 만에 의해 결정되는 이득이 정확한 증폭기를 만들 수 있다. 또, 각 입력신호마다 원하는 크기의 전압이득을 갖도록 하면서 이들을 합하는 회로를 만들 수도 있다. 2. 능동 필터 회로 연산 증폭기를 사용하여 저역통과, 고역통과 또는 대역통과 필터로 동작하는 능동필터회로를 제작할 수 있다. 필터동작은 주파수의 함수로 필터의 출력이 감쇄되는 것...2025.04.30
8 / 11
