총 69개
-
아주대학교 현대물리학 실험 WA-3. Fourier Synthesizer 결과 보고서2025.01.171. Fourier Synthesizer 실험 이번 실험에서는 다양한 파형을 합성해 합성파동의 파형을 관찰하고 Fourier 정리에서 예상했던 결과와 일치하는지 확인했다. 실험1에서는 아래의 파형을 가지는 사인파(조화파)에 진폭이 갖고 비슷한 진동수를 가지는 조화파를 합성시켜 맥놀이 파형이 발생하는지 관찰하였다. 실험2에서는 사각파를 만들었는데 결과사진을 보면 사각파임을 확인하기 어렵다. 파형이 규칙적이지 않은 모양으로 반복되고 있다. 1. Fourier Synthesizer 실험 Fourier Synthesizer 실험은 복잡한 ...2025.01.17
-
인덕터 및 RL회로의 과도응답(Transient Response) 예비보고서 (보고서 점수 만점/A+)2025.04.251. RL 회로의 과도응답 RL 회로에서 time constant τ는 L/R로 나타나며, 10mH 인덕터와 1kΩ 저항을 사용하면 time constant가 10μs가 된다. Function generator의 출력을 1V 사각파(high=1V, low=0V, duty cycle=50%)로 하고 주파수를 5kHz로 설정하면 저항 전압과 인덕터 전압의 예상 파형을 그래프로 확인할 수 있다. 오실로스코프의 Time/DIV는 25μs, Volts/DIV는 200mV로 설정하면 적절할 것이다. 2. RC 회로의 과도응답 RC 회로에서 t...2025.04.25
-
중앙대 전기회로설계실습 결과보고서7_RC회로의 시정수 측정회로 및 방법설계(보고서 1등)2025.05.101. RC회로의 시정수 측정 실습을 통해 RC회로의 시정수를 측정하는 방법을 알아보았다. DMM의 내부저항을 활용하여 RC회로를 구성하고, 10V 직류전압을 이용한 실험에서 이론적 계산 값과 실제 측정 값의 오차가 7.95%로 나타났다. 또한 Function Generator를 이용한 실습에서는 시정수가 9μs로 계산된 10μs와 10%의 오차를 보였다. 오차의 원인으로는 저항과 커패시터의 값 차이, 시계를 이용한 수동 측정의 한계 등이 지적되었다. 2. RC회로의 과도응답 특성 RC회로에 사각파를 인가했을 때의 전압 및 전류 파형...2025.05.10
-
[전자공학실험2] 발진기와 타이머2025.04.271. 발진기의 발진 원리 실험을 통해 발진기의 발진 원리를 이해하고, 윈-브리지 발진기를 구현하였다. 이득 변화에 따른 발진 조건의 변화를 근 궤적도 상에서 관찰하였다. 2. 윈-브리지 발진기와 리미터 리미터를 윈-브리지 발진기에 추가하여 리미터의 동작을 이해하였다. 리미터가 추가되면 출력 파형이 clamping되지 않고 유지되는 것을 확인하였다. 3. 타이머 555를 이용한 발진기 타이머 555를 이용하여 발진기를 구성하고, 내부의 플립플롭의 동작으로부터 출력 펄스파의 발진 주기를 계산하였다. 1. 발진기의 발진 원리 발진기의 발...2025.04.27
-
중앙대 전기회로설계실습 예비보고서72025.05.141. RC 회로의 시정수 측정 이 보고서에서는 RC 회로의 시정수를 측정하는 방법을 설계하고 있습니다. 주요 내용은 다음과 같습니다: 1. DMM의 내부 저항을 측정하는 방법을 설계하였습니다. DMM의 내부 저항을 알면 RC 회로의 시정수를 계산할 수 있습니다. 2. 2.2uF 커패시터와 DMM의 내부 저항을 이용하여 RC 시정수를 측정하는 방법을 설계하였습니다. 충전 및 방전 시간을 측정하여 시정수를 구할 수 있습니다. 3. 시정수가 10us인 RC 회로를 설계하고, 오실로스코프로 전류, 저항 전압, 커패시터 전압 파형을 관...2025.05.14
-
중앙대학교 전자회로설계실습 Op Amp의 특성측정 방법 및 Integrator 설계2025.05.101. Op Amp의 특성 측정 이번 실험을 통해 이상적인 Op-Amp의 동작원리와 실제 Op-Amp간의 차이를 알 수 있었고, Offset voltage를 측정하는 방법을 배웠습니다. Open Loop Gain 회로를 구성하여 출력 파형을 관찰하였고, 이상적인 Open Loop Gain은 무한대이지만 실제 회로에서는 매우 큰 이득을 갖게 되어 Saturation 전압에 가까운 출력 전압을 나타냈습니다. 오차율은 6.7%였습니다. 2. Integrator 설계 Integrator 회로를 구성하여 입력 사각파에 대한 출력 삼각파를 관찰...2025.05.10
-
[중앙대전전][전기회로설계실습][결과보고서]-10.RLC회로의 과도응답 및 정상상태 응답 측정회로 및 방법설계2025.05.151. RLC 회로의 과도응답 및 정상상태 응답 이번 실험은 R,L,C 소자로 구성한 RLC 회로의 과도응답과 정상상태 응답을 확인하는 실험이다. 회로를 소자를 이용해 구성하고 과감쇠, 임계감쇠, 저감쇠들의 특성들과 특성이 나타나는 저항을 가변저항과 오실로스코프를 통해 확인하였다. 저항 값을 DMM으로 측정 후 진동 주파수를 확인할 수 있었다. 일부 값들에서 오차가 발생하였지만 대부분의 실험의 경우 5%이내의 오차율을 보여 만족스러운 실험이였다. 다만 인덕터의 저항 성분을 고려하지 않고 실험을 진행하여 오차가 발생한 점을 보완하면 오...2025.05.15
-
전기회로설계실습 실습8 예비보고서2025.01.201. RL 회로 설계 주어진 시정수를 갖는 RL 회로를 설계하고 측정하는 방법을 설계하였습니다. 시정수가 10μs인 RL 직렬회로를 설계하였고, 이를 위해 저항 값을 계산하였습니다. 또한 Function Generator의 출력을 사각파로 하여 시정수를 측정하고, 저항 전압과 인덕터 전압의 예상 파형을 그래프로 제시하였습니다. 2. RL 회로 측정 RL 회로의 Function Generator 출력(CH1)과 인덕터 전압(CH2)을 동시에 관측할 수 있도록 회로와 오실로스코프를 연결하는 방법을 제시하였습니다. 또한 Function ...2025.01.20
-
아날로그 및 디지털 회로 설계 실습 결과보고서8 래치와 플립플롭2025.05.151. RS 래치 구현 및 동작 PSPICE를 활용하여 RS 래치 회로를 구현하고 동작을 확인하였다. 입력 파형을 사각파로 주었고, S는 0과 1이 10us 주기로 반복되는 파형, R은 1과 0이 10us 주기로 입력되는 파형이었다. clk 신호는 40us까지 1을 유지하다가 이후 0이 되는 신호를 입력하였다. 출력 파형은 S의 파형을 따라가다가 40us 이후 40us 시점의 값인 1로 유지하는 것을 PSPICE를 통해 확인하였고, 실제 실험에서도 동일한 결과를 얻었다. 2. Bread Board를 활용한 SR 래치 구현 및 동작 T...2025.05.15
-
전기회로설계실습 실습7 예비보고서2025.01.201. DMM의 내부저항 측정 DMM의 내부저항을 측정하는 방법은 DMM을 저항 측정 모드로 하여 R의 값을 측정하고, DMM을 전압 측정 모드로 바꾼 후 DMM에서 측정된 전압을 통해 Rd를 구하는 것이다. 이는 voltage division 원리를 이용하여 계산할 수 있다. 2. RC time constant 측정 DMM의 내부저항과 2.2μF의 커패시터를 이용하여 RC time constant를 측정하는 방법은 왼쪽 회로를 사용하는 것이다. 먼저 왼쪽 스위치를 닫아 커패시터를 충전시킨 후, 왼쪽 스위치를 열고 오른쪽 스위치를 닫...2025.01.20
5 / 7
