총 242개
-
디지털회로실험: 동기식 및 비동기식 카운터2025.11.151. 비동기식 카운터(Asynchronous Counter) 비동기식 카운터는 각 플립플롭의 출력이 다음 플립플롭의 클럭 입력신호가 되는 카운터입니다. 첫 번째 플립플롭만이 클럭펄스에 반응하고 나머지는 동기되지 않은 상태에서 출력을 변경합니다. 동작이 단순하고 용이하지만 각 플립플롭을 통과할 때마다 지연시간이 누적되는 단점이 있습니다. MOD-16 DOWN 카운터와 비동기 10진 카운터 실험을 통해 0~9 또는 16분할된 신호 출력을 관찰할 수 있습니다. 2. 동기식 카운터(Synchronous Counter) 동기식 카운터는 모든...2025.11.15
-
홍익대학교 디지털논리실험및설계 6주차 예비보고서 A+2025.05.041. ALU 74181을 이용한 이진수 덧셈 구현 ALU 74181은 다양한 기능을 가지고 있으며, 네 자리 이진수의 덧셈을 구현하기 위해서는 A PLUS B 기능을 사용하면 된다. 이를 위해서는 (S3 ~ S0)에 (H, L, L, H)를, M과 Cn에 L을 입력해야 한다. 연산 결과는 (F3 ~ F0)와 Cn+4를 통해 확인할 수 있다. 2. ALU 74181을 이용한 이진수 비교 두 개의 네 자리 이진수가 같은지 판별하기 위해서는 A XOR B 기능을 사용하면 된다. 이를 위해서는 (S3 ~ S0)에 (H, L, L, H)를,...2025.05.04
-
아날로그 및 디지털회로 설계 실습 실습7_논리함수와 게이트_예비보고서2025.01.211. XNOR 게이트 설계 및 특성 분석 AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR 게이트의 기능을 갖는 회로도를 그리고, XNOR (Exclusive NOR)의 진리표를 사용하여 AND, OR, NOT 게이트로 XNOR의 회로도를 설계한다. NAND 게이트는 AND 게이트와 NOT 게이트를 직렬로 연결하고, NOR 게이트는 OR 게이트와 NOT 게이트를 직렬로 연결한다. XOR 게이트는 Y = A ㆍ B이고, XNOR 게이트는 Y = A ㆍ B이다. 2. AND 게이트와 OR 게이트의 입출력 시간 딜레이 ...2025.01.21
-
홍익대 디지털논리실험및설계 7주차 예비보고서 A+2025.05.161. S-R Latch와 S'-R' Latch Latch는 1비트의 문자를 보관하고 유지할 수 있는 회로이다. S-R Latch는 NOR 게이트를 이용해 결선되고 S'-R' Latch는 NAND 게이트를 이용해 결선되므로 SR NOR Latch, SR NAND Latch 라고도 불린다. Set이 활성화되면 Q가 1, Q'가 0이 되고 Reset이 활성화되면 Q'가 1, Q가 0이 된다. 2. Pulse detector와 CLK Pulse detector는 Pulse의 변화를 감지하는 회로이다. 두 개의 동일한 입력 중 하나에만 인버...2025.05.16
-
홍익대 디지털논리실험및설계 9주차 예비보고서 A+2025.05.161. 8-bit Serial-in Parallel-out Shift Register 74164 8-bit Serial-in Parallel-out Shift Register 74164의 회로도에서 MR'는 D Flip-flop의 clear와 연결되어 회로를 reset 시킨다. Active-LOW이므로 MR'이 0이 되면 모든 Q값이 0을 출력하고, 1이 되면 정상적인 Shift Register으로 작동한다. 입력은 A와 B로 나누어져 있는데, 이는 A와 B 중 하나의 입력을 Enable처럼 이용하기 위해서이다. A에 GND를 연결하...2025.05.16
-
홍익대 디지털논리실험및설계 6주차 예비보고서 A+2025.05.161. ALU 74181을 이용한 네 자리 이진수 덧셈 ALU는 산술 논리 연산 장치로, 두 개의 4비트 문자를 입력받고 16가지의 논리 연산과 16가지의 산술 연산을 수행하여 4비트의 출력값을 내보낸다. 네 자리 이진수의 덧셈을 수행하기 위해서는 A plus B를 수행해야하므로 Active Low로 구현하는 경우에는 A0'~A3'과 B0'~B3'에 Active Low로 계산을 수행할 비트를 입력하고 Vcc와 GND를 연결한 후, M은 L(0), S3=H(1), S2=L(0), S1=L(0) 그리고 S0=H(1)를 입력해야 한다. 그...2025.05.16
-
홍익대_디지털논리회로실험_6주차 예비보고서_A+2025.01.151. ALU 74181을 이용한 이진수 덧셈 구현 ALU 74181은 총 24개의 핀을 갖고 있으며 A0~A3와 B0~B3의 입력을 받고 Cn으로 Carry in값을 조절하고 M,S0~S3로 모드를 선택하여 Cn+4로 Carry out 값을, F0~F3로 결과를 출력한다. ALU의 덧셈 기능을 이용하기 위해서는 (M,S3,S2,S1,S0,Cn)에 (0,1,0,0,1,0)을 입력해줘야한다. 예로 들어 (A3, A2, A1, A0)에 (1, 1, 1, 1)을 (B3, B2, B1, B0)에 (1, 1, 1, 0)을 입력해주면 0000(...2025.01.15
-
홍익대_디지털논리회로실험_3주차 예비보고서_A+2025.01.151. 2-bit 복호기 기본 실험 (1)의 회로는 입력 A,B를 받아 Y0, Y1, Y2, Y3 4개의 결과값을 출력하는 회로입니다. 복호기의 정의에 따르면 n개의 입력으로 들어오는 데이터를 받아 그것을 숫자로 보고 2의 n제곱 개의 출력 회선 중 그 숫자에 해당되는 번호에만 1을 내보내고 나머지는 모두 0을 내보내는 논리 회로입니다. 이 경우에 n = 2이기 때문에 2-bit 복호기라 볼 수 있습니다. 2. 2-bit 부호기 기본 실험 (2)의 회로는 A0, A1, A2, A3 중 한 개에만 1을 인가해주면 이를 2진수로 바꾸어 ...2025.01.15
-
홍익대학교 디지털논리실험및설계 9주차 예비보고서 A+2025.05.041. 8-bit Serial-in Parallel-out Shift Register 74164 8-bit Serial-in Parallel-out Shift Register 74164의 datasheet를 확인하면, (MR)'의 역할은 직렬로 연결된 8개의 D Flip-flop을 일괄적으로 Reset 상태로 만드는 것입니다. 입력이 A와 B로 나누어져 있는 이유는 A와 B를 AND gate를 거치게 함으로써 A는 D Flip-flop의 Data input으로, B는 Enable처럼 사용할 수 있기 때문입니다. 2. 존슨 카운터 존슨...2025.05.04
-
중앙대학교 아날로그및디지털회로설계실습 4-bit Adder 회로 설계2025.05.101. 전가산기 회로 논리회로에서 전가산기 회로를 구성하여 실험하였다. 전가산기 회로는 A(피가수), B(가수), Cin(자리올림수)의 입력과 S(합), Cout(자리올림수) 출력으로 되있다. 전가산기의 예비보고서에서 확인했던 것처럼 불리언 식 Cout은 A ⊕ B ⊕ Cin이고, S의 경우는 A ⊕ B ⊕ Cin이 된다. 식에 따라 다르게 하여 실험을 진행하였는데 첫 번째 실험에서는 NOT, AND, OR gate으로 전가산기를 구성하였고, 두 번째 실험에서는 XOR, AND, OR gate를 사용하여 전가산기를 구성하였다. 입력과...2025.05.10
5 / 25
