총 139개
-
연산증폭기 예비보고서(고찰포함)A+2025.01.131. 연산증폭기 연산증폭기는 덧셈, 뺄셈, 곱셈, 나눗셈, 미분, 적분 등의 수학적 연산 기능을 수행할 수 있는 전압 이득이 매우 큰 증폭기입니다. 연산증폭기는 5개의 단자로 구성되어 있으며, 양의 전압과 음의 전압을 받아들여 출력값을 만들어냅니다. 연산증폭기는 두 입력 전압의 차이를 증폭하여 출력 전압을 생성합니다. 반전 증폭기와 비반전 증폭기는 연산증폭기의 대표적인 회로 구성 방식입니다. 2. 반전 증폭기 반전 증폭기는 연산증폭기의 두 입력 단자로 들어가는 전류가 0A이고, 두 입력 단자 사이의 전압차도 0V입니다. 따라서 저항...2025.01.13
-
중앙대학교 아날로그및디지털회로설계실습 9차 결과보고서2025.01.041. 전가산기 회로 설계 이번 실험실습에서는 입력 조합에 따라 출력이 결정되는 조합 논리 회로를 설계하는 방법을 익히고, 조합 논리 회로의 가산기 회로 중 전가산기 회로를 설계하였습니다. Inverter와 AND/OR gate를 활용하여 전가산기를 설계하였고, 전가산기의 진리표와 일치하게 동작하였습니다. 또한 XOR gate를 통해 S, AND/OR gate를 통해 Cout을 출력하는 전가산기를 설계하였고, 이 방식이 AND/OR gate를 이용한 전가산기보다 더 적은 수의 gate를 통해 단순하고 효율적으로 설계할 수 있다는 것을...2025.01.04
-
전자전기컴퓨터설계1 결과보고서 7주차2025.05.041. 연산증폭기(OP amp) 연산증폭기(OP amp : Operational Amplifier)는 덧셈, 곱셈, 뺄셈, 나눗셈의 수학적인 연산의 기능을 수행할 수 있도록 만들어진 고 이득 직렬증폭기로, 신호처리, 컴퓨터, 통신, 신호발생장치 및 측정장치 등 다양한 종류의 전자 회로에서 중요한 구성 요소(building block)로 사용되고 있다. 이상적인 연산증폭기는 전압이득이 무한대, 입력저항이 무한대, 출력저항이 0, 주파수대역이 0~무한대이다. 연산 증폭기의 최대 장점은 외부에서의 저항, 콘덴서등의 소자로 부귀환을 걸어서 ...2025.05.04
-
AD/DA 컨버터 응용전기회로 예비보고서2025.11.141. A/D 변환기 A/D 변환기는 아날로그 신호를 일정한 시간 간격으로 샘플링하여 디지털 신호로 변환하는 장치입니다. 샘플링 주기가 작을수록 변환된 디지털 신호의 정확도가 높아지지만 처리 시간이 오래 걸립니다. A/D 변환기는 계수방식과 비교방식으로 분류되며, 비교방식은 궤환 비교방식과 무궤환 비교방식으로 나뉩니다. 영상, 온도, 압력 등 다양한 신호를 디지털 신호로 변환하는데 사용됩니다. 2. D/A 변환기 D/A 변환기는 디지털 신호를 아날로그 신호로 변환하여 출력하는 장치입니다. 래더형 D/A 변환기와 전압 가산형 D/A 변...2025.11.14
-
응전실1_ADDA컨버터응용전기회로_결과보고서2025.01.131. 전압 가산형 D/A 변환기 실험 과정에서 7490 카운터소자를 이용하여 전압 가산형 D/A 변환기 실험을 진행하였다. 실험 결과 계단형으로 파형이 반복적으로 잘 나타났다. 예비보고서에서 실행한 시뮬레이션에서는 계단 파형이 총 16개가 반복되는 모양이었지만, 실제 실험에서는 계단 파형이 총 10개로 나타났다. 이는 실제 실험에서 7490 카운터를 사용했기 때문이다. 7490 카운터는 10진 카운터를 할 수 있으며, 내부에 2진 카운터와 5진 카운터가 있기 때문에 2진 카운터의 출력을 5진 카운터의 clock에 입력하면 결과적으로...2025.01.13
-
아날로그 및 디지털회로 설계 실습 실습9_4-bit Adder 회로 설계_결과보고서2025.01.211. 전가산기 회로 설계 이번 실습에서는 AND, OR, NOT gate를 이용하여 2-단계 전가산기 회로와 XOR gate를 이용한 다단계 전가산기 회로를 설계하고 구현하였습니다. 스위치를 이용하여 입력을 변화시키며 출력을 관찰하였고, LED를 연결하여 결과를 확인하였습니다. 실험 결과는 설계실습계획서에서 작성했던 진리표와 일치하였습니다. 설계실습계획서에서는 3-input AND gate와 4-input OR gate를 이용하여 2-단계 회로로 설계했지만, 실습에서는 2-input AND gate와 2-input OR gate만 ...2025.01.21
-
광운대학교 전기공학실험 실험6. 논리조합회로의 설계 예비레포트2024.12.311. 논리회로의 단순화 논리게이트의 조합을 통해 복잡한 논리적 함수관계를 구현할 수 있다. 진리표, 부울대수, 논리회로도를 사용하여 논리회로를 표현할 수 있으며, 이 세 가지 방법은 서로 1:1 대응관계가 있다. 논리회로를 설계할 때는 진리표를 작성하고, 이를 논리식으로 표현한 뒤 부울대수 법칙을 적용하여 단순화하는 과정을 거친다. Karnaugh-map(K-map)을 활용하면 논리식을 더욱 효율적으로 단순화할 수 있다. 2. Karnaugh-map을 통한 논리회로 단순화 Karnaugh-map(K-map)은 진리표를 2차원적으로 ...2024.12.31
-
아날로그 및 디지털 회로 설계 실습 결과보고서 - 4-bit adder 회로설계2025.05.151. 4-bit adder 회로 설계 이번 설계 실습에서는 기본적인 전가산기를 설계한 후 이를 응용하는 실습을 진행하였다. 다만, 제목에서는 4bit adder의 회로였으나 실제 실습 시에는 A0A1 + B0B1을 실행하는 2bit adder를 구현하였다. 이 과정에서, carry bit로 인한 영향과, output으로 나타나는 덧셈 결과를 LED의 점등으로 확인하며 진행하였다. 실제로 실습을 진행하며 입력하는 값에 맞게 계산하여 출력을 예측하여 미리 진리표를 작성하고 실습을 진행하였는데, 실제 나타난 값 역시 이와 같은 값이 나타...2025.05.15
-
아날로그및디지털회로설계실습_4bit-Adder_결과보고서2025.05.051. 2-Bit Adder 회로 설계 본 설계실습은 2-Bit Adder 설계, 측정, 분석하는 실험이었습니다. Full Adder 두 개를 연결하여 2-Bit를 계산할 수 있는 회로를 설계하였고, 회로도는 다음과 같습니다. 검산을 위해 2Bit Adder의 각 출력 부분들의 불리언식과, 이진 덧셈식을 구하였습니다. 이 식들로 측정값을 검산 해본 결과 정확히 일치하는 것을 확인하였으며, 실험을 통해 조합논리회로의 설계 방법을 이해할 수 있었습니다. 또한 얻은 데이터를 이용해 2-Bit Adder의 8가지 다른 입력에 대한 진리표를 ...2025.05.05
-
[A+, 에리카] 2021-1학기 논리설계및실험 Half Adder, Full Adder 실험결과보고서2025.05.011. 아날로그와 디지털의 차이 아날로그는 연속적인 값이지만 디지털은 불연속적인 값이다. 따라서 디지털은 아날로그에 비해 장점이 많다. 특히 논리적이고, 계산이 가능한 쉬운 모델로 설계가 용이하기에 아날로그보다 디지털을 이용하여 대부분의 설계가 이루어짐을 알 수 있다. 2. 논리회로의 종류 논리회로에는 논리 게이트를 이용하여 구성된 논리회로, 오로지 입력에 의해서만 출력이 결정되며 따로 메모리를 갖고 있지 않은 조합논리회로, 입력과 현재의 상태에 의해 출력이 결정되며 메모리에 회로의 상태를 저장하는 순차논리회로가 있다. 3. 최소항 ...2025.05.01
5 / 14
