총 230개
-
실험 23_연산 증폭기 응용 회로 1 예비보고서2025.04.281. 비반전 증폭기 비반전 증폭기는 연산 증폭기의 전압 이득이 무한대라고 가정하면 가상 단락의 개념을 이용하여 입력 전압이 출력 전압과 같다는 것을 보여준다. 하지만 실제 연산 증폭기의 전압 이득이 무한대가 아닌 A_0의 값일 경우 전체 전압 이득은 식 (23.2)와 같이 표현할 수 있다. A_0가 크면 클수록 이상적인 값으로부터의 오차가 줄어든다. 2. 반전 증폭기 반전 증폭기는 연산 증폭기의 전압 이득이 A_0의 값일 경우 전체 전압 이득은 식 (23.2)와 같이 표현할 수 있다. 역시 A_0가 크면 클수록 이상적인 값으로부터의...2025.04.28
-
A+받은 B급 푸시풀 전력증폭기 예비레포트2025.05.101. B급 전력 증폭기 B급 상보 대칭형 전력 증폭기를 구성하여 그 동작을 이해하는 것이 실험의 목적입니다. B급 증폭기는 트랜지스터의 베이스-에미터 부분이 입력신호의 반주기 동안 순방향 바이어스되고 나머지 반주기 동안 역방향 바이어스되는 특징이 있습니다. 이로 인해 전류가 반주기 동안만 흐르게 됩니다. B급 전력 증폭기는 변압기 없이 동일한 특성의 PNP 및 NPN 트랜지스터 각 1개를 사용하여 구성할 수 있습니다. 이때 두 트랜지스터의 기능이 서로 보완되어 상보 대칭형 증폭기가 됩니다. 하지만 실제 회로에서는 트랜지스터 베이스-...2025.05.10
-
전압제어 발진기 회로 설계 및 실험 결과2025.01.041. 슈미트 회로 슈미트 회로는 히스테리시스 특성을 가진 비교기로, 입력 신호가 증가할 때와 감소할 때의 입출력 특성이 다르다. 입력 전압이 문턱 전압 사이에 있을 경우 출력 상태는 이전 상태에 따라 결정된다. 2. 적분기 회로 적분기 회로에서 출력 전압은 입력 전압과 시간에 따라 변화한다. 이를 이용하여 전압 제어 발진기를 구현할 수 있다. 3. 전압제어 발진기 회로 전압제어 발진기 회로는 슈미트 회로, 적분기, BJT 스위치로 구성된다. 적분기 출력이 슈미트 회로의 문턱 전압을 넘으면 BJT 스위치가 on/off되어 적분기 출력...2025.01.04
-
전자공학실험 17장 능동 부하가 있는 공통 소오스 증폭기 A+ 예비보고서2025.01.131. 공통 소오스 증폭기 이 실험에서는 정전류원과 전류 거울을 이용한 능동 부하(active load)가 있는 공통 소오스 증폭기(common source amplifier) 회로를 구성하고, 이를 바탕으로 공통 소오스 증폭기의 전압 이득을 구하고자 한다. 능동 부하는 아날로그 증폭기에서 널리 사용되고 있으며, 간단한 공통 소오스 증폭기에 적용함으로써 특성을 정확하게 파악할 수 있다. 2. 소신호 등가회로 공통 소오스 증폭기 회로의 저주파 대역에서의 전압 이득을 구하기 위해 소신호 등가회로를 그리면 전압 이득은 A_{V0} =-g_...2025.01.13
-
OP앰프 기본 원리 실험 및 응용2025.11.181. OP앰프의 기본 특성 이상적인 OP앰프는 무한대의 이득과 입력 임피던스, 영의 출력 임피던스를 갖는다. 실제 OP앰프는 이상적인 OP앰프에 근사한 특성을 보인다. OP앰프는 두 개의 입력단자(비반전입력, 반전입력), 한 개의 출력단자, +, -의 전원단자를 가지며, 출력은 두 입력전압의 차이와 Open-loop Gain의 곱으로 결정된다. 이상적인 OP앰프의 특성으로는 입력저항이 무한대, 출력저항이 0, Open-loop Gain이 무한대, Bandwidth가 무한대이다. 2. 반전 증폭기 반전 증폭기는 입력이 반전 입력단자에...2025.11.18
-
홍익대학교 전자회로(2) 최종 프로젝트 보고서2025.04.261. 2-stage OP-Amp 설계 2-stage OP-Amp 회로를 설계하였으며, 모든 트랜지스터가 Saturation 영역에서 동작하도록 하였다. 또한 OP-Amp의 Small-Signal Gain이 50dB 이상, Gain*Bandwidth가 100MHz 이상, Phase Margin이 45도 이상이 되도록 설계하였다. 이를 위해 각 트랜지스터의 크기와 바이어스 전류를 조절하였으며, Compensation Capacitor를 추가하여 Phase Margin을 확보하였다. 2. Unity-gain Buffer 설계 Unity-...2025.04.26
-
회로이론및실험1 16장 미분기와 적분기 회로 A+ 결과보고서2025.01.131. 적분기 실험 결과를 통해 커패시터가 충전과 방전을 반복한다는 것을 알 수 있다. 구형파를 입력 전압으로 주었으므로 구형파가 high일 때 충전이 되고, low일 때 방전이 된다는 사실을 알 수 있다. 시정수는 RC로 결정되므로, 커패시터의 값이 커질수록 시정수 또한 커진다는 사실 또한 확인할 수 있었다. PSPICE를 통해 전류를 측정했고 이를 통해 실험을 통해 나온 출력전압의 값이 전류의 적분형태라는 것을 확인할 수 있었다. 2. 미분기 실험 결과를 통해 구형파가 상승할 경우 인덕터에 순간적으로 많은 전하가 이동하게 되어 인...2025.01.13
-
[A+]floyd 회로이론 예비레포트_17 오실로스코프(LTspice 시뮬레이션+분석)2025.05.131. 오실로스코프의 주요 제어부 오실로스코프의 주요 제어부는 표시제어부, 수직축제어부, 트리거제어부, 수평축제어부로 구성되어 있다. 각 제어부의 주요 조정장치들에 대해 설명하였다. 2. 오실로스코프의 전압파형 측정 오실로스코프는 시간에 따라 변하는 전압의 값(전압파형)을 그래프의 형태로 보여주므로 교류전압을 측정하기에 편리하다. 오실로스코프에서 측정되는 피크-대-피크값과 멀티미터에서 측정되는 실효값 사이의 관계를 설명하였다. 3. 직류전압 측정 오실로스코프를 이용하여 직류전압을 측정하는 방법을 단계별로 설명하였다. 입력결합방식, V...2025.05.13
-
위상 제어 루프(PLL) 실습 및 주파수 동기화 실험2025.11.141. 위상 제어 루프(PLL)의 동작 원리 위상 제어 루프는 출력신호의 위상을 입력신호의 위상에 고정하여 출력주파수와 입력주파수를 동일하게 유지하는 회로이다. 위상 검출기에서 입력신호와 VCO 출력의 위상 차이를 감지하고, 루프필터(저대역 통과필터)를 통해 평균 전압을 추출한 후 VCO의 입력으로 피드백한다. 두 신호의 주파수가 같아지면 위상 검출기의 출력이 일정해지고 위상이 고정된다. 2. VCO 커패시터 값에 따른 동작 주파수 범위 변화 VCO에 포함된 커패시터의 용량을 변화시키면 동작 주파수 범위가 달라진다. 기본 설정(용량 ...2025.11.14
-
콜렉터 공통 증폭기 및 다단 증폭기 특성2025.01.141. 콜렉터 공통 증폭기 콜렉터 공통 증폭기(common-collector amplifier)는 입력 신호가 베이스에 가해지고 출력 신호는 이미터에서 얻어집니다. 이 증폭기는 전압 이득이 거의 1에 가깝지만 전류 및 전력 이득은 1보다 큰 값을 가집니다. 또한 높은 입력 임피던스와 낮은 출력 임피던스를 특징으로 합니다. 이번 실험에서는 오실로스코프를 통해 전압만을 측정했으므로 전압 이득을 구할 수 있었습니다. 2. 다단 증폭기 다단 증폭기(Cascaded Amplifier)는 여러 개의 증폭기 단을 직렬로 연결하여 높은 전압 이득,...2025.01.14
4 / 23
