총 85개
-
중앙대학교 아날로그및디지털회로설계실습 8차 예비보고서2025.01.041. RS 래치 RS 래치는 두 개의 NOR 게이트 또는 NAND 게이트를 이용하여 만들 수 있습니다. NOR 게이트 RS 래치와 NAND 게이트 RS 래치는 같은 입력에 대해 출력이 반대입니다. NOR 게이트 RS 래치는 S와 R이 모두 0일 때 이전 값이 유지되고, NAND 게이트 RS 래치는 S와 R이 모두 1일 때 이전 값이 유지됩니다. 또한 NOR 게이트 RS 래치는 S와 R이 모두 1인 경우, NAND 게이트 RS 래치는 S와 R이 모두 0인 경우에 부정 입력이 나타납니다. 진동 또는 준안정 상태를 방지하기 위해 부정 입...2025.01.04
-
[A+] 중앙대학교 아날로그및디지털회로설계실습 결과보고서 7. 논리함수와 게이트2025.04.291. 논리함수와 논리게이트 논리함수란 논리 변수와 논리 출력값이 대응하는 사상 관계의 하나이며, 논리게이트란 불리안(Boolean) 함수를 구현하는 장치를 말한다. 논리게이트는 하나 또는 그 이상의 이진입력에 대해 논리 연산을 수행하고 결과를 단일 이진 출력으로 나타내게 한다. 이처럼 논리함수와 논리게이트는 회로 설계에 사용되는 중요한 개념이다. 2. AND, OR, NOT 게이트를 이용한 NAND, NOR, XOR 게이트 설계 첫 번째로, AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR 게이트를 설계해보았다. ...2025.04.29
-
중앙대학교 아날로그및디지털회로설계실습 7차 예비보고서2025.01.041. 논리함수와 게이트 이 보고서에서는 다양한 논리 게이트의 기능을 실험적으로 이해하고자 합니다. XNOR, NAND, NOR, XOR 게이트의 회로도를 설계하고 진리표를 작성하여 그 특성을 분석합니다. 또한 AND 게이트와 OR 게이트의 입출력 시간 지연을 측정하는 방법을 조사하고 실험 계획을 수립합니다. 마지막으로 NAND 게이트의 최소 정격 전압을 구하는 방법과 2x4 디코더 회로를 설계하는 내용이 포함되어 있습니다. 1. 논리함수와 게이트 논리함수와 게이트는 디지털 회로 설계의 기본이 되는 중요한 개념입니다. 논리함수는 입력...2025.01.04
-
서강대학교 디지털논리회로실험 2주차 - Digital Logic Gate2025.01.201. TTL 논리 게이트 TTL(Transistor-Transistor Logic)은 트랜지스터를 조합해 만든 논리 회로를 말한다. TTL 소자에서는 입력과 출력 신호의 전압 차이로 논리 레벨을 표현하며, 일반적으로 입력 신호가 2.0V 이상이면 논리 레벨 1, 0.8V 이하이면 논리 레벨 0으로 간주한다. 출력 신호의 경우 2.7V 이상이면 논리 레벨 1, 0.5V 이하이면 논리 레벨 0으로 간주한다. 이렇게 입력과 출력의 논리 레벨 전압 조건을 다르게 설정하는 이유는 회로에서 발생하는 노이즈로 인해 전압이 변화할 수 있기 때문이...2025.01.20
-
[예비보고서]중앙대학교 아날로그및디지털회로설계실습 4-bit Adder 회로 설계2025.05.101. 조합논리회로 설계 이 실습의 목적은 조합논리회로의 설계 방법을 이해하고, 조합논리회로의 한 예로 가산기 회로를 설계하는 것입니다. 실습에서는 전가산기 회로의 진리표를 작성하고, Karnaugh 맵을 이용하여 간소화된 불리언식을 구하며, 2-level AND-OR(NAND-NAND) 또는 OR-AND(NOR-NOR) 로직 회로를 설계합니다. 또한 XOR 게이트를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계하고, 2비트 가산기 회로를 설계합니다. 1. 조합논리회로 설계 조합논리회로 설계는 디지털 시스템 설계의 핵심 요소 ...2025.05.10
-
아날로그 및 디지털회로 설계 실습 실습9_4-bit Adder 회로 설계_예비보고서2025.01.211. 조합논리회로 설계 조합논리회로의 한 예로 가산기 회로를 설계하는 방법을 이해한다. 전가산기에 대한 진리표를 작성하고 Karnaugh 맵을 이용하여 간소화된 불리언식을 구한다. 이를 바탕으로 2-level AND-OR(NAND-NAND) 또는 OR-AND(NOR-NOR) 로직 회로를 설계하고, XOR gate를 이용하여 보다 간소화된 다단계 조합 논리회로를 설계한다. 마지막으로 2Bit 가산기 회로를 설계한다. 2. 전가산기 설계 전가산기에 대한 진리표를 작성하고 Karnaugh 맵을 이용하여 간소화된 불리언식을 구한다. 이를 ...2025.01.21
-
디지털 회로 실험 및 설계 - 부울대수와 카르노맵, RS Flip Flop 실험 22025.05.161. 부울대수와 카르노맵 실험 1에서는 다음 회로를 시뮬레이션하고 진리표를 완성하였으며, 카르노 맵을 이용하여 각각의 논리식을 구하였습니다. 실험 결과는 이론값과 대체적으로 유사하게 나왔으며, 논리레벨 H 단계는 4.4V 정도로 충분히 잘 나왔고, 논리레벨 L 단계에서도 0.xxxV 정도로 거의 흡사한 결과를 보였습니다. 2. RS Flip-Flop 실험 3에서는 NOR 게이트, NAND 게이트, 그리고 클럭 신호를 이용한 RS Flip-Flop 회로를 각각 시뮬레이션하고 진리표를 작성하였습니다. 실험 결과 역시 이론값과 대체적으로...2025.05.16
-
디지털집적회로 NAND, NOR, XOR gate 설계도 및 DC, Transient 시뮬레이션 결과2025.04.281. NAND gate NAND gate의 pull-down 네트워크는 VA와 VB가 모두 높을 때 도통하는 직렬 NMOS 트랜지스터로 구성되며, pull-up 네트워크는 병렬 PMOS 트랜지스터로 구성됩니다. NAND gate의 효과적인 pull-up/pull-down 저항은 단위 인버터의 저항과 같아야 합니다. NMOS 트랜지스터가 직렬로 연결되어 있어 효과적인 저항이 두 배가 되므로 크기가 단위 인버터의 두 배가 되어야 합니다. PMOS의 경우 최악의 경우인 하나의 PMOS만 켜지는 것을 고려하여 단위 인버터와 같은 크기로 설...2025.04.28
-
디지털회로 실험 보고서 전체본2025.01.171. AND, OR, NOT 게이트 실험 01에서는 AND 게이트와 OR 게이트의 논리 동작을 실험하고, NOT 게이트의 논리 동작을 실험했습니다. AND 게이트는 모든 입력이 1일 때 출력이 1이 되고, OR 게이트는 어느 한 입력이 1이면 출력이 1이 됩니다. NOT 게이트는 입력과 반대의 논리 레벨을 출력합니다. 실험 결과를 통해 이러한 게이트의 논리 동작을 확인할 수 있었습니다. 2. NAND, NOR 게이트 실험 02에서는 NAND 게이트와 NOR 게이트의 논리 동작을 실험했습니다. NAND 게이트는 AND 논리의 부정이며...2025.01.17
-
아날로그 및 디지털회로 설계 실습 실습7_논리함수와 게이트_결과보고서2025.01.211. 논리게이트 논리회로는 모든 전자회로의 기초라고 할 수 있다. 따라서 논리게이트들을 조합하여 다른 논리게이트를 만들거나, 하나의 논리게이트로 다른 논리게이트들을 표현하는 설계능력과 리게이트의 동작 특성을 올바르게 이해하는 것이 매우 중요하다. 2. NAND, NOR, XOR 게이트 AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR 게이트의 진리표와 등가회로를 작성하고 두 입력의 모든 경우에 대해 출력 전압의 값을 측정하였다. 3. NAND 게이트 등가회로 NAND 게이트만 사용하여 AND, OR, NOT 게이트...2025.01.21
3 / 9
