총 69개
-
[논리회로실험] 실험8. Counter 결과보고서2025.05.051. 비동기식 2단 2진 카운터 실험 1에서는 비동기식 2단 2진 카운터를 설계하였다. 비동기식 카운터는 CLK 값이 첫 번째 플립플롭에만 인가되는 회로이기 때문에 그 다음 플립플롭의 클럭 입력값은 앞 단의 플립플롭의 출력값으로 인가된다. 실험결과 첫 번째 플립플롭은 J=K=1인 상태로 클럭펄스가 들어올 때마다 전 출력 값의 toggle 값이 출력되며 첫 번째 단의 출력이 Falling일 때 두 번째 단의 출력 값이 정해지는 방식이었다. 이 값들을 AND Gate에 넣어 다이오드로 출력을 확인했을 때 A'B', AB', A'B, A...2025.05.05
-
[A+, 에리카] [A+] 2021-1학기 논리설계및실험 Decoder, 7segment 실험결과보고서2025.05.011. Decoder Decoder는 2진수 입력값을 10진수 값으로 변환하여 출력하는 회로입니다. 입력값 a, b를 받아 d3, d2, d1, d0의 값으로 출력하며, 총 4개의 minterm을 만듭니다. and 게이트와 not 게이트를 이용하여 논리회로를 구성할 수 있습니다. 2. 7segment 7segment는 LED 7개와 dp가 복합적으로 연결된 형태로, 0~9까지의 숫자를 display를 통해 표현할 수 있습니다. common-anode type과 common-cathode type으로 나뉘며, 각 led의 not gat...2025.05.01
-
아날로그 및 디지털 회로 설계실습 결과보고서122025.01.171. 클럭 생성 회로 Function generator를 이용하여 1Hz의 Clock 신호를 생성하고, BCD 카운터에 연결하여 7-segment에 출력하는 회로를 구현했습니다. 클럭 신호에 따라 0부터 9까지 카운팅되는 것을 확인했습니다. 2. 2자리 숫자 표시 회로 1자리 숫자 카운터 회로를 두 개 연결하여 00부터 99까지 증가하는 2자리 숫자 표시 회로를 구현했습니다. 중간 신호를 조작하여 카운터 증가의 최대치를 99로 설정했습니다. 3. 디지털 회로 설계 이번 실습을 통해 카운터, 분주회로, 클럭 회로, 디코더 등 다양한 ...2025.01.17
-
[A+, 에리카] 2021-1학기 논리설계및실험 MUX, DEMUX 실험결과보고서2025.05.011. 멀티플렉서(MUX) 멀티플렉서(MUX)는 여러 개의 입력선 중에서 하나를 선택하여 단일 출력으로 내보내는 조합논리회로입니다. 선택 변수 조합에 따라 많은 입력들 중 하나를 선택하여 그대로 출력으로 넘겨줍니다. 제어변수가 n개일 때 입력선은 2^n개가 존재하며, 이 중 하나의 입력이 선택되어 1비트 출력에 연결됩니다. 예를 들어 n=2인 경우, 입력 수는 4이고 출력 수는 1이므로 4x1 멀티플렉서라고 합니다. 2. 디멀티플렉서(DEMUX) 디멀티플렉서(DEMUX)는 멀티플렉서의 동작과 반대로 동작합니다. 한 개의 입력선으로부터...2025.05.01
-
아날로그 및 디지털 회로 설계 실습 결과보고서10 7segment/decoder 회로설계2025.05.151. 7-segment LED 7-segment LED의 특성을 확인하였다. common anode type과 common cathode type이 있으며, anode가 모두 공통으로 Vcc에 연결되어 있는 경우 점등시키고자 하는 LED만 ground에 연결하면 되고, cathode가 모두 공통으로 ground에 연결되어 있는 경우 점등시키고자 하는 LED만 Vcc에 연결하면 된다는 것을 알게 되었다. 2. Decoder Decoder는 binary 입력을 받아 7-segment LED를 점등하기 위해 7개의 출력 bit를 가지는 ...2025.05.15
-
7 segment counter 결과보고서(틴커캐드)2025.05.031. 7 segment decoder와 7 segment LED 7 segment decoder와 7 segment LED를 연결해 Decoder에 입력되는 이진수에 따라 대응되는 10진수의 표기를 LED를 통해 확인할 수 있었다. 입력은 0000부터 1111까지 실험을 진행했으며, 0부터 9까지 입력되는 이진수와 대응되는 10진수가 7 segment LED에 디지털 숫자 표기로 나타났다. 그러나 10부터 15까지는 한 개의 7 segment LED로는 표기할 수 없어 입력값에 따른 표기가 나타나지 않았다. 2. 4 bit deca...2025.05.03
-
한양대 Verilog HDL 32025.05.041. Verilog HDL 이 프레젠테이션은 Verilog HDL의 Blocking과 Non-Blocking 구문에 대해 설명하고 있습니다. Blocking 구문은 순차적으로 실행되는 반면, Non-Blocking 구문은 동시에 실행됩니다. 이번 실험에서는 Non-Blocking 구문을 사용하여 60초 기준으로 1초마다 FPGA Starter Kit가 변하는 Verilog 코드를 설계하고 실행해보았습니다. 7-segment decoder, Multiple digit 7-segments, 60second clock 모듈을 구현하고 이...2025.05.04
-
디지털 회로 실험 및 설계 - 74LS47 Driver를 이용한 7-Segment 실험 22025.05.161. 디지털 회로 실험 및 설계 이 보고서는 디지털 회로 실험 및 설계 과정에서 수행한 74LS47 Driver를 이용한 7-Segment 구동 실험에 대한 내용을 다루고 있습니다. 실험에서는 Sink 방식과 Source 방식의 회로를 구성하고, 전압과 전류를 측정하여 이론값과 실험결과를 비교 분석하였습니다. 또한 74LS47 소자를 이용한 BCD to 7-Segment Decoder Driver 회로를 구현하여 그 효과를 설명하고 있습니다. 마지막으로 실험 결과와 이론 분석 간의 오차 발생 원인을 전류 측정의 어려움, 점퍼선의 저...2025.05.16
-
[A+, 에리카] 2021-1학기 논리설계및실험 Verilog HDL 3 실험결과보고서2025.05.011. Verilog HDL Verilog HDL은 FPGA나 집적회로 등의 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어입니다. IEEE 1364로 표준화되어 있으며 회로 설계, 검증, 구현 등의 용도로 사용할 수 있습니다. Verilog HDL을 사용하면 회로도 작성 대신 언어적인 형태로 전자회로의 기능을 구성할 수 있습니다. 회로를 구성하는 Synthesis 부분과 회로의 동작을 가상으로 시험하는 Test bench로 구성되어 있습니다. 주로 Data Flow level과 Structural level을 이용한 설계를 사용...2025.05.01
-
한양대 Decoder & 7-Segment2025.05.041. 7-Segment와 74LS47 (BCD to 7-Segment Decoder) 7-Segment는 7개의 획으로 숫자나 문자를 나타낼 수 있는 표시 장치의 일종이다. 74LS47 소자는 4개의 핀만으로도 7-Segment 1개를 사용할 수 있게 해준다. Anode와 Cathode 방식의 차이가 있으며, 실험에서는 Anode 방식의 74LS47 소자를 사용했다. 2. 74LS47 (BCD to 7 Segment Decoder) Pin map 74LS47 소자의 Pin map을 설명했다. A3, A2, A1, A0은 BCD in...2025.05.04
3 / 7
