총 315개
-
증폭기의 주파수 응답 특성 결과 보고서2025.05.041. 증폭기의 주파수 응답 특성 실험을 통해 1kHz, 100mV_{p-p}, V_{DD} = 5V 조건에서 증폭기의 주파수 응답 특성을 측정하였다. 입력 전압 100mV에 대해 출력 전압을 측정한 결과, 1kHz에서 209mV, 4V의 전압 이득 19.13V/V를 보였다. 주파수가 증가함에 따라 전압 이득이 감소하여 100kHz에서 2.4V, 11.48V/V, 1MHz에서 233mV, 1.2V/V를 나타냈다. 3dB 주파수는 81kHz로 측정되었다. 입력 전압 측정 시 오차가 발생하였고, 3dB 주파수 계산 값과 측정 값의 차이가...2025.05.04
-
전기회로설계 및 실습_설계 실습10. RLC회로의 과도응답 및 정상상태응답_결과보고서2025.01.211. RLC 회로의 과도응답 및 정상상태응답 RLC 회로에서 전압의 값에 따라 감쇠 상수와 공진주파수의 값이 달라지고, 감쇠 상수와 공진주파수의 대소 관계에 따라 과감쇠, 임계감쇠, 부족감쇠의 3가지 다른 회로 응답이 나오는 것을 확인했습니다. 또한 각 회로 응답에서 측정 공진주파수와 이론 공진주파수를 구하고 1% 이내의 오차를 갖는 것을 확인했습니다. 마지막으로 저항을 제거한 LC 회로에서 공진 주파수를 측정하고 이론 값과 비교하여 1% 이내의 오차가 나오는 것을 확인했습니다. 2. RLC 회로의 감쇠 주파수 측정 RLC를 직렬로...2025.01.21
-
전자공학실험 18장 증폭기의 주파수 응답 특성 A+ 결과보고서2025.01.151. 공통 소스 증폭기의 주파수 응답 특성 이 실험에서는 공통 소스 증폭기의 주파수 응답 특성을 측정하고 분석하였습니다. 실험 결과를 통해 증폭기의 대역폭 개념과 이득-대역폭 곱의 관계를 이해할 수 있었습니다. 측정 결과와 예상 결과 간의 차이는 장비 오차와 회로 손실 등으로 인한 것으로 분석되었습니다. 또한 3dB 주파수를 증가시키기 위해서는 전압 이득이 천천히 감소하고 midband 영역이 넓어야 한다는 것을 알 수 있었습니다. 1. 공통 소스 증폭기의 주파수 응답 특성 공통 소스 증폭기는 전자 회로에서 널리 사용되는 기본적인 ...2025.01.15
-
(A+)중앙대 전기회로설계실습 결과보고서 설계실습 10. RLC 회로의 과도응답 및 정상상태응답2025.05.151. RLC 회로의 과도응답 및 정상상태응답 저항, 인덕터, 커패시터로 구성된 RLC 회로를 구현하여 RLC 회로의 과도응답 및 정상상태응답을 이해하고 실험으로 확인하였다. RLC 직렬회로에서 입력전압에 대하여 R, L, C에 걸리는 전압과 그 위상차를 확인하였으며, RLC 회로의 주파수 응답에 대하여 이론적으로 해석하였다. LC 직렬회로에서 C의 전압이 최대가 될 때의 파형을 확인하고 그때의 주파수를 공진주파수의 이론값과 비교하였다. 2. 저감쇠, 임계감쇠, 과감쇠 특성 확인 사각파를 입력하여 파형에 나타나는 저감쇠, 임계감쇠, ...2025.05.15
-
회로이론응용및실험레포트 7. RC 회로 및 RLC 회로의 주파수 응답 특성2025.05.151. 과도응답(transient response) 과도응답에 대한 실험은 회로가 어떤 입력 신호에 대하여 시간에 따라 어떻게 변화하는지를 측정하는 실험으로, 회로의 시간 응답(time response)을 측정하는 실험이었다. 시간 응답은 보통 그래프의 형태로 나타내며, 시간 응답 그래프의 가로 축이 시간축이 된다. 2. 주파수 응답 주파수 응답은 정현파 형태의 주파수가 변화할 경우 정현파 입력신호에 대한 회로 정상상태 응답을 본다. 입력 주파수가 변화함에 따라 출력신호의 Gain과 위상차가 변하며 전달함수를 이용하면 Time dom...2025.05.15
-
[전자공학응용실험]11주차_7차실험_실험 18 증폭기의 주파수 응답 특성_예비레포트_A+2025.01.291. 공통 소스 증폭기의 주파수 응답 특성 이 실험에서는 [실험 17]에서 구현한 공통 소스 증폭기의 주파수 응답 특성을 실험하여 대역폭의 개념을 이해하고, 이득과 대역폭 사이의 관계를 파악하고자 한다. 공통 소스 증폭기의 소신호 등가회로를 분석하여 주파수 응답 특성을 나타내는 보드 선도를 그리고, 3dB 주파수와 이득 대역폭 곱을 계산한다. 또한 이득 대역폭 곱을 증가시키는 방안을 제시한다. 2. MOSFET의 고주파 모델 MOSFET의 고주파 동작을 설명하기 위해 게이트-소스 커패시턴스(Cgs)와 게이트-드레인 커패시턴스(Cgd...2025.01.29
-
중앙대학교 전기회로 설계실습 예비보고서 10. RLC 회로의 과도응답 및 정상상태응답2025.04.291. RLC 직렬회로의 공진주파수 및 진동주파수 계산 RLC 직렬회로에서 공진주파수(ωo)와 진동주파수(ωd)를 계산하는 방법을 설명하였습니다. R = 500 Ω, L = 10 mH, C = 0.01 μF인 경우 ωo = 15915 Hz, ωd = 15914 Hz로 계산되었습니다. 2. RLC 회로의 과도응답 시뮬레이션 RLC 직렬회로에 0 ~ 1 V, 1 kHz, 듀티 사이클 50%의 사각파 입력을 인가했을 때의 과도응답을 PSpice 시뮬레이션으로 확인하였습니다. 부족감쇠(under-damped) 응답이 나타났습니다. 3. RL...2025.04.29
-
공통 이미터 증폭기의 주파수 응답2025.04.301. 공통 이미터 증폭기의 주파수 응답 공통 이미터 증폭기 회로의 주파수 응답을 계산하고 측정하였다. 저주파 영역에서는 커플링 커패시터와 바이패스 커패시터에 의해 주파수 응답 특성이 결정되며, 고주파 영역에서는 트랜지스터 내부의 기생 커패시턴스에 의해 응답 특성이 결정된다. 중간대역 주파수 범위에서는 일정한 값의 전압 이득이 나타나며, 이때 나타나는 중간대역 이득을 대역 이득(A_v,mid)이라 한다. 대역 이득의 0.707배가 되거나 또는 대역 이득보다 3dB 감소하였을 때의 주파수를 차단주파수라 한다. 1. 공통 이미터 증폭기의...2025.04.30
-
서강대학교 22년도 전자회로실험 12주차 결과레포트2025.01.131. 주파수 응답 실험을 통해 주파수 응답 특성을 확인하였다. PSPICE 시뮬레이션을 통해 입력 신호의 주파수 변화에 따른 출력 신호의 변화를 관찰하였고, 실제 회로 구성을 통해 측정한 결과와 비교하였다. 저주파 대역 차단 주파수와 고주파 대역 차단 주파수를 측정하고 이론값과 비교하였으며, 오차 발생 원인을 분석하였다. 2. 능동 필터 샐런키 필터 회로를 PSPICE와 브레드보드로 구성하여 실험하였다. 입력 신호의 주파수 변화에 따른 출력 신호의 변화를 관찰하고, 통과 대역 이득과 고주파 대역 차단 주파수를 측정하여 이론값과 비교...2025.01.13
-
수동소자의 고주파특성측정방법의 설계 결과보고서 (보고서 점수 만점/A+)2025.04.251. RC 회로의 주파수 응답 측정 RC 회로에서 입력 신호의 크기를 일정하게 유지하고 주파수를 점차 증가시키면서 출력 신호의 크기를 측정하였다. 그 결과 약 4MHz 부근에서 커패시터가 인덕터의 특성을 보이기 시작하는 것을 확인하였다. 실험 결과와 이론값을 비교하여 고주파 영역에서 실제 소자의 기생 성분으로 인해 이론값과 다른 특성을 보임을 알 수 있었다. 2. RL 회로의 주파수 응답 측정 RL 회로에서도 입력 신호의 크기를 일정하게 유지하고 주파수를 점차 증가시키면서 출력 신호의 크기를 측정하였다. 그 결과 약 25kHz~10...2025.04.25
3 / 32
