총 114개
-
아주대학교 A+전자회로실험 실험6 예비보고서2025.05.091. 삼각파 발생회로 실험 목적은 연산 증폭기를 사용한 슈미트 트리거 회로와 적분기를 연결하여 삼각파 및 구형파 발생 회로의 동작 원리를 배우고, 실제 실험을 통해 회로를 구현하여 발진 주파수 f_o를 측정하고 계산식으로 구한 값과 비교하여 이론식을 증명하는 것입니다. 삼각파 발생 회로는 슈미트 트리거 회로와 적분회로로 구성되며, 전원을 인가하면 A1의 출력 전압은 +- V_0,sat 크기의 구형파가 되고, A2는 적분 회로이자 부궤환 회로이므로 삼각파 특성을 갖게 됩니다. 이론적으로 주기는 T_0 = 4RC(R_2/R_1)이고 주...2025.05.09
-
아날로그 및 디지털 회로 설계 실습 결과보고서4 신호발생기2025.05.151. Wien bridge oscillator 이번 실험에서는 Wien bridge oscillator를 구현하고 op amp의 gain 값을 변화시켜가며 출력파형과 frequency를 확인하였다. 발진주파수와 그때의 파형을 확인하였고, 추가적으로 저항과 다이오드를 병렬 연결하여 파형의 안정화를 확인하였다. 실험 결과 대체로 계획서에서 목표한 바와 가까운 값이 도출되었으나, 출력전압의 최댓값과 frequency 값이 약 10% 정도 낮게 나왔다. 이는 op amp 내부 저항 등의 문제로 인해 이론상 15V보다 낮은 13~14V가 출...2025.05.15
-
[예비보고서]중앙대학교 아날로그및디지털회로설계실습 위상 제어 루프(PLL)2025.05.101. 위상 제어 루프(PLL) 위상 제어루프(PLL)는 전압제어 발진기의 출력 위상을 입력 신호의 위상과 비교하여 입출력의 위상 차이를 이용하여 전압제어 발진기를 제어하는 피드백 시스템이라고 할 수 있습니다. PLL의 경우 위상 검출기, 루프 필터, 가변 발진기 이 3가지로 구성되어 있으며, 통신 분야에서 폭 넓게 사용됩니다. 2. 위상 검출기 XOR를 이용한 위상 검출기의 경우 V1과 V2의 위상 차이가 변화에 따른 Vout전압의 평균값 특성은 이론부와 같이 주기적인 파형의 주기를 갖습니다. XOR를 이용한 위상 검출기는 대부분 ...2025.05.10
-
중앙대학교 아날로그 및 디지털 회로 설계 실습 5차 예비보고서2025.01.041. 전압제어 발진기(VCO) 전압제어 발진기(VCO)를 설계하고 전압을 이용한 발진 주파수의 제어를 실험으로 확인하였습니다. 슈미트 회로와 적분기 회로를 결합하여 VCO를 구현하였으며, 입력 전압 VC에 따른 출력 주파수 f의 변화를 관찰하였습니다. 시뮬레이션 결과, VC가 증가함에 따라 f도 증가하는 경향을 보였으며, 고주파 영역에서는 비선형적으로 증가하는 것을 확인하였습니다. 또한 슈미트 회로의 저항비와 커패시터 값을 변화시키면서 출력 파형을 관찰하였습니다. 1. 전압제어 발진기(VCO) 전압제어 발진기(VCO)는 전자 회로 ...2025.01.04
-
전자회로(개정4판) - 생능출판, 김동식 지음 / 13장 연습문제 풀이2025.01.021. 위상 선행-지연회로 위상 선행-지연회로에서 입력전압과 출력전압의 크기의 비는 공진주파수에서 1/√2가 된다. 따라서 출력전압의 실효치는 입력전압의 실효치의 1/√2배가 된다. 위상 선행-지연회로의 공진주파수 ω0는 다음과 같이 주어진다: ω0 ≅ 1/√(RC) 2. 빈브리지 발진기 빈브리지 발진기는 비반전 증폭기의 전압분배회로에 저항 R과 병렬로 연결된 2개의 제너다이오드 회로가 추가된 구조이다. 제너다이오드가 도통되면 폐루프 이득이 3이 되어 발진조건을 만족하게 된다. 빈브리지 발진기의 발진주파수는 다음과 같이 계산된다: ω...2025.01.02
-
중앙대학교 아날로그 및 디지털 회로 설계 실습 예비 보고서2025.01.041. Wien bridge RC 발진기 Wien bridge RC 발진기는 아날로그 및 디지털 회로 설계에서 널리 사용되는 신호 발생기입니다. 이 실습에서는 Wien bridge RC 발진기를 설계하고 제작하여 동작을 확인하였습니다. 발진 주파수 1.63 kHz에서 발진하도록 회로를 설계하였고, 시뮬레이션을 통해 출력 파형과 FFT 분석을 수행하였습니다. 또한 다이오드를 이용하여 출력 신호를 안정화하는 방법을 제시하였습니다. 1. Wien bridge RC 발진기 Wien bridge RC 발진기는 안정적이고 신뢰성 있는 발진기로,...2025.01.04
-
신호 발생기 설계 실습2025.04.251. Wien bridge 회로 Wien bridge 회로에서 V+와 V-의 관계식을 구하고, 이를 이용하여 1.63kHz에서 발진하는 Wien bridge 회로를 설계하였습니다. 이를 통해 Wien bridge 회로의 Op-amp에 대한 두 입력이 virtual short 되어 있음을 확인할 수 있었습니다. 2. 발진 조건 만족 발진 조건을 만족하는 R1, R2 값을 구하고, Wien bridge oscillator를 설계하였습니다. Pspice 시뮬레이션을 통해 1.48kHz의 발진 주파수를 확인하였고, 이는 목표 주파수 1.6...2025.04.25
-
[전자공학실험2] 발진기와 타이머2025.04.271. 발진기의 발진 원리 실험을 통해 발진기의 발진 원리를 이해하고, 윈-브리지 발진기를 구현하였다. 이득 변화에 따른 발진 조건의 변화를 근 궤적도 상에서 관찰하였다. 2. 윈-브리지 발진기와 리미터 리미터를 윈-브리지 발진기에 추가하여 리미터의 동작을 이해하였다. 리미터가 추가되면 출력 파형이 clamping되지 않고 유지되는 것을 확인하였다. 3. 타이머 555를 이용한 발진기 타이머 555를 이용하여 발진기를 구성하고, 내부의 플립플롭의 동작으로부터 출력 펄스파의 발진 주기를 계산하였다. 1. 발진기의 발진 원리 발진기의 발...2025.04.27
-
아날로그및디지털회로설계실습 (예비)설계실습 4. 신호발생기 A+2025.01.291. Wien bridge 회로 설계 주어진 Wien bridge 회로에서 V+와 V-의 관계식을 구하고, 1.63 kHz에서 발진하는 Wien bridge 회로를 설계하였습니다. 발진 조건을 만족하는 R1, R2 값을 계산하여 회로를 구현하였고, 시뮬레이션을 통해 출력 파형과 FFT plot을 확인하였습니다. 2. Wien bridge oscillator 안정화 다이오드를 사용하여 Wien bridge oscillator를 안정화하는 회로를 설계하였습니다. 대신호에서 다이오드 하나가 Forward bias되어 피드백 저항과 Op ...2025.01.29
-
RC 정현파 발진 회로2025.01.041. 발진기 발진기는 전원이 인가된 상태에서 외부의 입력신호 없이 회로 자체의 동작에 의해 특정 주파수의 신호(정현파, 구형파, 삼각파, 톱니파)를 생성하는 회로입니다. 발진기에는 귀환 발진기(Feedback oscillator)와 이완 발진기(Relaxation oscillator)가 있습니다. 귀환 발진기는 출력 신호의 일부분이 위상변이 없이 입력으로 인가되어 출력을 강화하는 정귀환 회로를 이용하며, 이완 발진기는 RC 회로를 사용하여 구형파 등과 같은 정현파 이외의 파형을 발생시킵니다. 2. 윈 브리지 발진기 윈 브리지 발진기...2025.01.04
3 / 12
