총 842개
-
디지털집적회로설계 실습 3주차 보고서2025.05.161. NMOS 단과 GND n-diff, ndc, poly를 이용해 NMOS를 그리며, n-diff는 실리콘 웨이퍼에 n-type 도펀트를 도입하고, ndc는 n-diff와 poly를 연결하는 역할을 한다. poly는 gate 역할을 하며, pwc는 GND와 p-substate 사이의 연결 역할을 한다. metal은 wire 역할을 한다. NMOS 단은 Boolean Equation에 따라 직렬로 연결되어야 한다. 2. PMOS 단과 VDD n-well, p-diffusion, pdc와 poly를 이용해 PMOS를 그리며, meta...2025.05.16
-
아날로그 및 디지털 회로 설계실습 예비보고서 13주차2025.01.171. Stopwatch 설계 이 실습에서는 Stopwatch 설계를 통해 카운터, 분주회로, 클럭 회로, 디코더 등 다양한 디지털 회로 구성요소에 대한 이해를 높이고 Datasheet를 읽고 분석하는 능력과 원하는 회로를 설계할 수 있는 능력을 배양하는 것이 목적입니다. 실습에 필요한 부품과 장비가 자세히 나열되어 있으며, 실습 계획서에 따라 단계별로 회로 설계를 진행하고 있습니다. 1. Stopwatch 설계 Stopwatch 설계는 사용자 경험과 편의성을 고려해야 합니다. 직관적인 인터페이스와 기능이 중요하며, 시간 측정, 랩 ...2025.01.17
-
아날로그 및 디지털 회로 설계 실습 결과보고서12 Stopwatch설계2025.05.151. 아날로그 및 디지털 회로 설계 이 보고서는 아날로그 및 디지털 회로 설계 실습의 일환으로 Stopwatch 설계에 대한 내용을 다루고 있습니다. 기본적인 클럭 생성 회로와 카운터 회로를 테스트하고, 1Hz의 클럭 신호를 생성하여 BCD 카운터와 7-segment 디코더를 통해 숫자를 표시하는 회로를 구현하였습니다. 또한 2자리 숫자 표시와 최대 숫자 제어, 3자리 숫자 표시(시간 표현) 카운터 설계 등의 과정을 거쳐 최종적으로 시간을 표시하는 Stopwatch 회로를 설계하였습니다. 2. BCD 카운터 BCD 카운터(10진 카...2025.05.15
-
디지털 회로 실험 및 설계 - Encoder, Decoder 실험 22025.05.161. 디지털 회로 실험 이 보고서는 디지털 회로 실험 및 설계 과정에서 Encoder와 Decoder 실험을 수행한 결과를 다루고 있습니다. 실험에서는 74LS148 Encoder와 74LS138 Decoder 회로를 구현하고, 입력에 따른 출력 동작을 확인하였습니다. 또한 JK Flip-Flop의 동작도 관찰하였습니다. 실험 결과 분석에서는 초기값, 우선순위 인코딩, 디코딩 동작 등을 이론적으로 설명하였습니다. 오차 분석에서는 전류 측정의 불확실성, 점퍼선의 저항, 브레드보드의 상태 등이 실험 결과와 이론의 차이를 발생시킨 요인으...2025.05.16
-
아날로그 및 디지털회로 설계 실습 실습8_래치와 플립플롭_예비보고서2025.01.211. 래치 래치는 순차식 논리회로의 기본 소자로, 다양한 종류의 래치가 있으며 각각의 기능과 동작 조건이 다르다. RS 래치의 진리표와 상태도를 분석하여 래치의 특성을 이해할 수 있다. 2. 플립플롭 플립플롭은 래치와 함께 순차식 논리회로의 기본 소자이다. 플립플롭의 종류와 동작 원리를 이해하고, 실습을 통해 플립플롭의 특성을 확인할 수 있다. 1. 래치 래치는 디지털 회로에서 중요한 역할을 합니다. 래치는 입력 신호를 저장하고 유지하는 기능을 수행하여 디지털 시스템의 안정성과 신뢰성을 높입니다. 래치는 메모리 소자, 카운터, 레지...2025.01.21
-
서강대학교 디지털논리회로실험 5주차 - 비교 및 연산 회로2025.01.201. 비교 회로 비교 회로는 XOR gate와 AND gate를 이용해 입력받은 두 2진수를 비교한 후 두 수가 같은지 다른지 결과로 출력해준다. 물론 XOR gate의 수를 늘려서 비교하는 입력의 개수를 (2*XOR)개의 꼴로 늘릴 수 있다. 그리고 두 수 중 어떤 것이 더 큰지 비교한 후 출력해주는 magnitude comparator라는 비교회로도 있다. 2. 가산 회로 Half-adder는 1bit의 두 이진수를 더해 2bit의 출력(0부터 3까지)을 내는 기본적인 adder이다. Full-adder는 1bit의 세 이진수를...2025.01.20
-
중앙대학교 아날로그및디지털회로설계실습 4-bit Adder 회로 설계2025.05.101. 전가산기 회로 논리회로에서 전가산기 회로를 구성하여 실험하였다. 전가산기 회로는 A(피가수), B(가수), Cin(자리올림수)의 입력과 S(합), Cout(자리올림수) 출력으로 되있다. 전가산기의 예비보고서에서 확인했던 것처럼 불리언 식 Cout은 A ⊕ B ⊕ Cin이고, S의 경우는 A ⊕ B ⊕ Cin이 된다. 식에 따라 다르게 하여 실험을 진행하였는데 첫 번째 실험에서는 NOT, AND, OR gate으로 전가산기를 구성하였고, 두 번째 실험에서는 XOR, AND, OR gate를 사용하여 전가산기를 구성하였다. 입력과...2025.05.10
-
중앙대학교 아날로그및디지털회로 예비보고서72025.01.201. NAND 게이트 NAND 게이트의 동작을 분석하였습니다. 위상차가 0도일 때, 입력 신호가 모두 Low일 때 출력이 High가 되고, 입력 신호가 모두 High일 때 출력이 Low가 되는 것을 확인하였습니다. 위상차가 C도일 때와 180도일 때도 분석하였으며, 입력 신호 중 하나가 Low이면 출력이 High가 되는 것을 확인하였습니다. 이를 바탕으로 NAND 게이트의 진리표를 작성하였습니다. 2. NOR 게이트 NOR 게이트의 동작을 분석하였습니다. 위상차가 0도일 때, 입력 신호가 모두 Low일 때 출력이 High가 되고, ...2025.01.20
-
아날로그 및 디지털 회로 설계 실습 결과보고서 - 4-bit adder 회로설계2025.05.151. 4-bit adder 회로 설계 이번 설계 실습에서는 기본적인 전가산기를 설계한 후 이를 응용하는 실습을 진행하였다. 다만, 제목에서는 4bit adder의 회로였으나 실제 실습 시에는 A0A1 + B0B1을 실행하는 2bit adder를 구현하였다. 이 과정에서, carry bit로 인한 영향과, output으로 나타나는 덧셈 결과를 LED의 점등으로 확인하며 진행하였다. 실제로 실습을 진행하며 입력하는 값에 맞게 계산하여 출력을 예측하여 미리 진리표를 작성하고 실습을 진행하였는데, 실제 나타난 값 역시 이와 같은 값이 나타...2025.05.15
-
한양대 디지털 IC 개요 및 조합논리회로2025.05.041. 조합논리회로 조합논리회로는 현재 입력에 따라 출력이 항상 똑같이 결정되는 논리회로를 뜻한다. 이와 반대로, 순차논리회로는 현재 입력 뿐만 아니라 이전 입력에도 영향을 받는다. SOP (SUM OF PRODUCT)와 POS (PRODUCT OF SUM)의 차이도 알아야 한다. SOP는 곱의 합이고 POS는 합의 곱이다. 간략화된 곱의 합의 기능을 하기 위해서는 1. Algebraic(대수) 간략화 방식 2. K-MAP 3. Quine-McCluskey 방식이 있다. 1번은 정확하지만 한 눈에 보기 어려운 단점이 있고, 3번은 표...2025.05.04
3 / 85
