총 242개
-
홍익대_디지털논리회로실험_4주차 예비보고서_A+2025.01.151. 멀티플렉서와 부호기(encoder)의 차이 멀티플렉서는 여러 가지의 입력 중 하나를 골라 그대로 출력하지만, 부호기는 입력 신호에 대응하는 출력 단자의 조합에 맞춰 출력한다. 멀티플렉서는 선택하는 것이지만 부호기는 변환하는 것이라 볼 수 있다. 2. 4-to-1 Multiplexer 74153, 2-to-1 Multiplexer 74157, 1-of-4 Decoder 74139, 3-INPUT AND 게이트 7411의 datasheet 74153 칩에는 4-to-1 multiplexer가 2개 들어있으며 EN은 Active l...2025.01.15
-
서강대학교 디지털논리회로실험 6주차 - Flip-flops and registers2025.01.201. Flip-flops 실험을 통해 flip-flop의 종류와 동작 원리를 이해했습니다. SR latch, D latch, JK flip-flop, T flip-flop 등 다양한 flip-flop의 특성을 확인했고, 특히 setup time과 hold time, propagation delay 등의 개념을 배웠습니다. 이를 통해 순차 논리회로 설계 시 고려해야 할 중요한 요소들을 학습했습니다. 2. Registers 여러 개의 flip-flop을 직렬 또는 병렬로 연결하여 register를 구현하는 방법을 배웠습니다. regis...2025.01.20
-
홍익대 디지털논리실험및설계 5주차 예비보고서 A+2025.05.161. 전가산기 가산기는 이진수의 덧셈 연산을 수행하는 논리회로이다. 이진수를 덧셈을 수행할 때, 1과 1을 더하면 이진수로 10이 출력되어 한가지 비트를 더 필요로 하게 된다. 이것은 올림으로, 결국 덧셈 연산을 하기 위해 세 가지 비트를 입력받아야 하는 것이다. 하지만 반가산기는 두 가지의 입력밖에 받지 못하므로 두 자리수 이상의 덧셈을 수행하지 못한다. 이를 해결하기 위해 전가산기는 반가산기를 이어 붙여 만들어진 것이다. 2. LSB와 MSB LSB는 Least Significant Beat의 줄임말로 가장 낮은 위치의 비트를 ...2025.05.16
-
디지털 논리실험 8주차 예비보고서2025.05.061. Gated D Latch Gated D Latch는 D와 EN을 입력 값으로 가지며, Q와 Q'를 출력 값으로 가진다. S-R Latch와 유사하지만 EN이라는 가드를 통해 S와 R의 값이 1,1이 되는 경우를 막는다는 점에서 차이가 있다. EN의 입력 값이 LOW일 때는 D 값과 상관없이 출력 값이 변하지 않으며, EN의 입력 값이 HIGH일 때는 D 값을 Q의 값으로 전달한다. 2. D Flip-flop D Flip-flop은 D Latch와 같이 D의 값을 Q의 값으로 전달해주지만, Latch와 달리 Flip-flop은 ...2025.05.06
-
[A+보장]한양대에리카A+맞은 레포트,논리설계실험,Breadboard & Basic logic gates2025.01.151. 기본 논리 게이트 실험에서는 NOT 게이트, AND 게이트, OR 게이트, NAND 게이트, NOR 게이트 등의 기본 논리 게이트를 다루었습니다. 각 게이트의 입력과 출력 관계, 진리표, 논리식 등을 확인하고 실험을 통해 게이트의 특성을 이해할 수 있었습니다. 2. 드모르간의 법칙 실험에서는 드모르간의 법칙을 이용하여 NAND 게이트와 NOR 게이트의 특성을 확인하였습니다. 논리 합에 대한 부정을 각 변수의 부정에 대한 논리 곱의 형태로 변환하는 제1법칙과 논리 곱에 대한 부정을 각 변수의 부정에 대한 논리 합의 형태로 변환하...2025.01.15
-
디지털회로 실험 보고서 전체본2025.01.171. AND, OR, NOT 게이트 실험 01에서는 AND 게이트와 OR 게이트의 논리 동작을 실험하고, NOT 게이트의 논리 동작을 실험했습니다. AND 게이트는 모든 입력이 1일 때 출력이 1이 되고, OR 게이트는 어느 한 입력이 1이면 출력이 1이 됩니다. NOT 게이트는 입력과 반대의 논리 레벨을 출력합니다. 실험 결과를 통해 이러한 게이트의 논리 동작을 확인할 수 있었습니다. 2. NAND, NOR 게이트 실험 02에서는 NAND 게이트와 NOR 게이트의 논리 동작을 실험했습니다. NAND 게이트는 AND 논리의 부정이며...2025.01.17
-
디지털 논리실험 9주차 예비보고서2025.05.061. 8-bit Serial-in Parallel-out Shift Register 74164 8-bit Serial-in Parallel-out Shift Register 74164의 datasheet를 확인하면, 이 장치의 역할과 입력 값 A와 B의 구분에 대해 설명할 수 있습니다. A와 B의 입력 값은 AND 게이트를 거치므로, B에 0을 넣으면 A의 입력 값과 관계없이 시프트 레지스터에 0이 입력되고, B에 1을 넣으면 A의 입력 값이 시프트 레지스터의 입력 값이 됩니다. 또한 datasheet에서 MR 핀이 active l...2025.05.06
-
Verilog HDL을 이용한 AND Gate 설계 및 FPGA 구현2025.11.121. Verilog HDL Verilog HDL은 FPGA나 집적회로 등의 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어로, IEEE 1364로 표준화되어 있습니다. 회로 설계, 검증, 구현 등의 용도로 사용 가능하며, 회로도 작성 대신 언어적 형태로 전자회로의 기능을 구성합니다. Module 단위로 설계되며, Synthesis 부분과 Test bench로 구성되어 있습니다. 2. HDL 설계 레벨 HDL 설계는 세 가지 레벨로 구분됩니다. Behavioral level은 진리표와 같이 case를 이용하여 회로의 동작을 정확하...2025.11.12
-
논리게이트 회로실험 예비보고서not,and,or2025.05.081. 논리게이트 논리게이트는 전자 회로에서 사용되는 기본적인 논리 연산 장치입니다. 이 실험에서는 NOT, AND, OR 게이트의 동작 원리와 특성을 이해하고 실험을 통해 확인하는 것이 목적입니다. 논리게이트는 디지털 회로 설계에 필수적인 요소이며, 컴퓨터 및 전자 기기의 핵심 구성 요소로 사용됩니다. 1. 논리게이트 논리게이트는 디지털 회로 설계에서 매우 중요한 기본 구성 요소입니다. 논리게이트는 AND, OR, NOT, XOR 등의 기본적인 논리 연산을 수행하여 복잡한 디지털 회로를 구현할 수 있게 해줍니다. 이를 통해 컴퓨터,...2025.05.08
-
전기및디지털회로실험 실험2 결과보고서2025.01.121. 논리게이트 실험 이번 실험에서는 논리게이트 실험을 통해 논리회로를 브레드보드에 결선함으로써 부울대수와 그에 대한 진리표를 확인하고, IC의 특성과 사용방법에 대해 알 수 있었다. 다만 실험 이전에 사전지식에 대한 이해부족과 구체적인 실험계획 미비로 이번 실험은 많은 부분에서 실패했다. 우선 IC를 브래드보드에 삽입한 후 전원선과 접지선을 연결하니 아무것도 연결하지 않은 상태에서 LED가 점등되는 것을 볼 수 있었다. 이를 통해 플로팅 현상을 직접 확인할 수 있었다. 디지털 회로에서는 반드시 0 또는 1의 신호가 입력되어야 하는...2025.01.12
3 / 25
