총 69개
-
디지털공학개론 ) 1. JK 플립플롭을 이용하여 3비트 2진 카운터를 설계하는 과정을 나타내시오. 2. T 플립플롭을 이용하여 3비트 2진 카운터를 설계하는 과정을 나타내시오.2025.04.281. 플립플롭 플립플롭은 클럭 입력을 가지는 2진 기억소자로서 쌍안정 회로라고 불리기도 한다. 즉 이는 클럭 입력이 존재하는 동기식 순서논리회로의 기본적인 소자이다. 이 플립플롭은 '클럭' 입력과 '래치' 소자로서 이루어져 있다. 플립플롭은 비트 기억을 위해 순서논리회로에서 사용되는 요소로서 역할하고 있다. SR 플립플롭, JK플립플롭, T 플립플롭, D 플립플롭 등이 존재하고, 이중 JK플립플롭이 가장 많이 사용된다. 2. JK 플립플롭 JK플립플롭은 SR 플립플롭을 보완한 것으로 SR 플립플롭은 입력이 모두 1인 상태에서 부정을...2025.04.28
-
카운터의 응용으로 디지털시계의 회로도를 완성해 가는 과정 설명2025.01.221. 디지털 카운터 디지털 카운터는 펄스 수를 세거나 타이머 동작, 주파수를 분주하는 회로로 플립플롭을 활용한 기억소자와 조합논리소자로 이루어져 있다. 동기회로 상태의 변화는 클럭 펄스에 동기화해서 나타나지만 비동기 회로 상태 변화는 시스템에 오류가 발생할 때 발생한다. 카운터에는 비동기식 카운터와 동기식 카운터가 있으며, 동기식 카운터는 모든 플립플롭이 같은 시간에 자기 상태를 변화하도록 하지만 비동기식 카운터는 플립플롭의 상태 변화가 동시에 나타나지 않는다. 2. 디지털시계 회로도 구현 디지털시계를 카운터를 응용해 만들기 위해서...2025.01.22
-
디지털시스템실험 A+ 9주차 결과보고서(Sequential Circuit)2025.05.141. 동기식 UP/DOWN Counter 설계 이번 실험을 통해 동기식 카운터와 비동기식 카운터의 차이점을 알게 되었습니다. 엘리베이터 코드토의를 작성할 때 if문 안에 module을 불러오면 오류가 떠서 모듈을 이용하지 않고 q값의 변화에 관한 코드를 이용하였습니다. 2. 카운터를 이용한 Sequential Circuit 미니프로젝트 설계 또한 모듈의 입력값이나 출력값이 두 자리 이상일 때 하나로 묶어서 넣어 주게 되면 값이 제대로 전달되지 않는다는 것을 알게 되었습니다. 1. 동기식 UP/DOWN Counter 설계 동기식 UP...2025.05.14
-
디지털회로 실험 보고서 전체본2025.01.171. AND, OR, NOT 게이트 실험 01에서는 AND 게이트와 OR 게이트의 논리 동작을 실험하고, NOT 게이트의 논리 동작을 실험했습니다. AND 게이트는 모든 입력이 1일 때 출력이 1이 되고, OR 게이트는 어느 한 입력이 1이면 출력이 1이 됩니다. NOT 게이트는 입력과 반대의 논리 레벨을 출력합니다. 실험 결과를 통해 이러한 게이트의 논리 동작을 확인할 수 있었습니다. 2. NAND, NOR 게이트 실험 02에서는 NAND 게이트와 NOR 게이트의 논리 동작을 실험했습니다. NAND 게이트는 AND 논리의 부정이며...2025.01.17
-
컴퓨터구조_에지트리거형 플립플롭(D-, JK-, T-)의 특성을 비교하고 설명해보자2025.01.271. 에지트리거 플립플롭 에지트리거는 회로에서 신호가 하이 레벨(High Level, 1)에서 로우 레벨(Low Level, 0)로 또는 로우 레벨에서 하이 레벨로 전환할 때 발생하는 출력 변화를 의미한다. 이는 상태 변수의 변화 순간에 기반하여 작동하며, 상승 에지(Rising Edge)와 하강 에지(Falling Edge)를 검출하는 기능을 한다. 본론에서는 이러한 상승에지와 하강 에지를 검출하여 처리하는 에지트리거형 플립플롭인 D-플립플롭, JK-플립플롭, T-플립플롭의 특성을 비교하고 설명한다. 2. D-플립플롭 D-플립플롭...2025.01.27
-
에지트리거형 플립플롭 (D-, JK-, T-)의 특성 비교 및 설명2025.05.111. D 플립플롭 D 플립플롭은 디지털 회로에서 사용되는 가장 간단한 형태의 플립플롭입니다. D 입력이 클록 신호의 상승 에지에서 Q 출력으로 전달되며, 출력은 입력 값에 따라 변경됩니다. D 플립플롭은 데이터 저장 및 동기화에 활용됩니다. 2. JK 플립플롭 JK 플립플롭은 D 플립플롭의 발전된 형태로, J 입력과 K 입력의 조합에 따라 출력 상태를 변경할 수 있습니다. JK 플립플롭은 초기 상태 설정과 상태 제어에 활용되며, 복잡한 시퀀스 제어에 유용합니다. 3. T 플립플롭 T 플립플롭은 T 입력에 따라 출력 값을 반전시킵니다...2025.05.11
-
아날로그 및 디지털 회로 설계 실습 결과보고서12 Stopwatch설계2025.05.151. 아날로그 및 디지털 회로 설계 이 보고서는 아날로그 및 디지털 회로 설계 실습의 일환으로 Stopwatch 설계에 대한 내용을 다루고 있습니다. 기본적인 클럭 생성 회로와 카운터 회로를 테스트하고, 1Hz의 클럭 신호를 생성하여 BCD 카운터와 7-segment 디코더를 통해 숫자를 표시하는 회로를 구현하였습니다. 또한 2자리 숫자 표시와 최대 숫자 제어, 3자리 숫자 표시(시간 표현) 카운터 설계 등의 과정을 거쳐 최종적으로 시간을 표시하는 Stopwatch 회로를 설계하였습니다. 2. BCD 카운터 BCD 카운터(10진 카...2025.05.15
-
중앙대학교 아날로그 및 디지털 회로 설계 실습 예비 보고서2025.01.041. 디지털 회로 구성 요소 이 실습에서는 Stopwatch 설계를 통해 카운터, 분주 회로, 클럭 회로, 디코더 등 다양한 디지털 회로 구성 요소에 대한 이해를 높이고, Datasheet 를 읽고 분석하는 능력과 원하는 회로를 설계할 수 있는 능력을 배양하는 것이 목적입니다. 2. 기본 클럭 생성 및 카운터 회로 1Hz의 Clock 신호를 만들기 위해 주기가 1초인 pulse 입력을 인가하였고, BCD counter 74HC192가 UP 카운터로 동작하도록 설계하였습니다. 또한 QA, QB, QC, QD 신호가 모두 0으로 res...2025.01.04
-
[A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 12. Stopwatch 설계2025.04.291. 클럭 생성 회로 및 카운터 회로 테스트 Function generator를 이용하여 실습서와 동일하게 Frequency는 1 [Hz], Amplitude는 0 ~ 5 [V]의 square wave의 clock 신호를 만든다. 이후 Decoder와 7-segment 사이에 330 [Ω]의 저항을 달아 과전류를 방지하고, decoder의 출력 방식과 7-segment LED의 type 간의 매칭을 유의하며 점퍼선을 연결한다. 74HC192라는 BCD 카운터를 사용하였고, Count up mode로 동작시키기 위해 [그림 1]을 참...2025.04.29
-
마이크로프로세스 ) 타이머/카운터 3을 9비트 분해능의 Fast PWM 모드로 설정하고, 내부 클럭을 64분주시켜 Duty 비가 65%인 구형파를 만들어서 OC3A 핀으로 정상 출력하고자 한다. 필요한 레지스터 값을 설정하시오.2025.01.281. 마이크로프로세서 타이머/카운터 3 설정 마이크로프로세서Ⅰ타이머/카운터 3을 9비트 분해능의 Fast PWM 모드로 설정하고, 내부 클럭을 64분주시켜 Duty 비가 65%인 구형파를 만들어서 OC3A 핀으로 정상 출력하고자 한다. 필요한 레지스터 값을 설정하시오. 2. 9비트 Fast PWM 모드 설정 타이머/카운터 3를 9비트 분해능의 Fast PWM 모드로 설정하고, 내부 클럭을 64로 분주하여 65% 듀티 사이클의 구형파를 OC3A 핀으로 출력하기 위한 레지스터 값을 설정하는 방법은 다음과 같다. 3. 출력 비교 모드 설...2025.01.28
3 / 7
