총 161개
-
아주대학교 A+전자회로실험 실험4 예비보고서2025.05.091. 정궤환 회로 실험 목적은 연산 증폭기를 사용하여 정궤환 회로를 구성하고, 슈미트 트리거(Schmitt trigger) 회로, 사각파 발생 회로의 구성과 역할에 대해 알아보는 것입니다. 회로를 구성하여 각 경우에 대한 V_TL, V_TH, +V_sat, -V_sat을 측정하여 이들이 의미하는 바를 알아보고, 이론에서 배운 내용을 실험을 통해 증명하는 것이 목표입니다. 2. 슈미트 트리거 회로 슈미트 트리거 회로는 일반적인 소자(V_ILmax, V_IHmin)와 다르게 V_TL, V_TH라는 threshold가 있습니다. 출력이 ...2025.05.09
-
데이터베이스 시험정리2025.01.151. 기본 값 생성 테이블 생성 시 default 값을 설정하여 null 값이 들어가지 않도록 할 수 있다. 예를 들어 create table student(tot_cred numeric(3,0) default 0, primary key(ID))와 같이 default 0으로 설정하면 tot_cred 속성에 null 값이 들어가지 않는다. 2. 인덱스 생성 데이터베이스 시스템이 릴레이션의 모든 투플을 살펴보는 과정 없이 효과적으로 데이터를 찾을 수 있도록 하는 자료구조이다. create index 인덱스이름 on 릴레이션(애트리뷰트)...2025.01.15
-
신호발생기와 오실로스코프 사용법_예비레포트2025.01.021. 신호발생기 신호발생기는 정현파, 구형파, 삼각파 및 톱니파와 같은 시간에 따라 변화하는 신호 파형을 발생시키는 장치입니다. 이러한 신호는 일정한 파형이 반복적으로 나타나는 것으로 파형이 반복되는 시간을 주기라 하며, 이의 역수를 주파수라 합니다. 같은 주파수라 하더라도 파형이 시작되는 시점을 위상이라 하며, 기준 전압이 0이 아닌 경우의 기준 전압을 옵셋(offset) 전압이라 합니다. 구형파의 경우 출력이 high인 시간과 low인 시간의 비율을 듀티 팩터(duty factor)라 하며, 시간에 따라 주파수가 바뀌는 신호를 ...2025.01.02
-
에지트리거형 플립프롭(D-, JK-, T-)의 특성 비교2025.11.171. D 플립프롭 D 플립프롭은 디지털 회로에서 가장 간단한 형태의 플립프롭으로, 하나의 데이터 입력(D)과 클록 입력을 가집니다. 클록 신호의 상승 에지에서 D 입력이 Q 출력으로 전달되며, D 입력의 값을 저장하고 유지합니다. 클록 신호의 상승 에지에만 반응하여 안정적이고 예측 가능한 동작을 보장하며, 데이터 저장 및 동기화에 필수적인 요소로 사용됩니다. 2. JK 플립프롭 JK 플립프롭은 J 입력, K 입력 및 클록 입력을 가지며, J와 K 입력의 조합에 따라 출력 상태를 변경합니다. J=0, K=0일 때는 출력을 유지하고, ...2025.11.17
-
전기전자공학실험-비교기 회로의 동작 및 발진기 회로2025.11.121. 비교기 회로(Comparator Circuit) 비교기 회로는 두 개의 입력전압을 비교하여 논리레벨을 출력하는 회로이다. 비반전(+)입력이 반전(-)입력보다 크면 고전압을 출력하고, 작으면 저전압을 출력한다. 비교기 IC는 빠른 스위칭 능력과 잡음 강인성을 가지고 있어 회로구성에 적합하다. 339 비교기 IC는 하나의 칩에 4개의 비교기 소자를 포함하며, 윈도우 검출기로도 사용될 수 있다. 윈도우 검출기는 입력전압이 특정 범위 내에 있는지를 검출하는 회로이다. 2. 윈-브리지 발진기(Wien-Bridge Oscillator) ...2025.11.12
-
연산 증폭기 실험 결과보고서2025.11.161. 연산 증폭기 (Operational Amplifier) 741 op amp를 사용하여 기본 회로를 구성하고 입력 전압에 따른 출력을 측정했다. -5V부터 5V까지의 입력에 대해 실제 입력값과 출력값을 기록하였으며, 저항값을 변경하여 실험을 반복했다. 입력과 출력의 관계를 그래프로 표현하고 증폭률(gain)을 계산하여 이론값과 비교 분석했다. 반전 입력에 입력을 가했을 때 측정 전압의 부호가 바뀌는 것을 확인했다. 2. 합산 증폭기 (Summing Amplifier) 741 op amp를 사용하여 두 개의 입력 회로를 구성했다....2025.11.16
-
ALUs (Arithmetic logic units)를 이용한 다기능 디지털 시계 설계2025.05.101. 디지털 시계 디지털 시계의 핵심 기능은 정확한 시간 표시, 시간 측정, 시간 설정 및 알람 기능입니다. 이 프로젝트에서는 7 segment와 다양한 기본 소자들(and gate, 스위치, 10진 카운터와 6진 카운터, 555 타이머, 4020 등)을 사용하여 시/분/초 표시, 시간 변경, 디지털 스탑워치, 디지털 타이머 기능을 구현하였습니다. 카운터 회로, 발진 회로, 디코더 회로 등을 활용하여 각 기능을 구현하였고, 시뮬레이션과 실제 제작을 통해 성능을 검증하였습니다. 2. 디지털 스탑워치 디지털 스탑워치 구현을 위해 555...2025.05.10
-
555timer 결과 보고서2025.01.061. 555 타이머 회로 555 타이머는 다양한 작동 모드를 가지고 있습니다. 안정적(자유 실행) 모드, 모노스터블(원샷) 모드, 쌍안정(플립플롭) 모드, Schmitt 트리거(인버터) 모드 등이 있습니다. 이 실험에서는 모노스터블 회로와 Not 게이트 회로를 구현하여 각 모드의 동작을 확인하였습니다. 모노스터블 회로에서는 저항과 캐패시터 값을 조절하여 원하는 시간 지연을 만들 수 있었고, Not 게이트 회로에서는 입력 전압의 변화 방향에 따라 출력 전압이 달리 동작하는 Schmitt 트리거 특성을 관찰할 수 있었습니다. 1. 55...2025.01.06
-
건국대학교 전기전자기초실험2 연산증폭기3 예비레포트 결과레포트2025.01.291. 영전위 검출 회로 그림 1-1의 영전위 검출 회로에서 (-) 반주기 전압이 출력되려면 회로를 수정하여 +5V에 연결된 50k옴 저항을 -5V에 연결하거나, +와 -단자를 반대로 연결하면 된다. 2. 윈도우 비교기 회로 그림 2의 윈도우 비교기 회로에서 입력 전압이 -0.1~0.1V일 때 출력 전압이 High가 되도록 하려면 위쪽 비교기와 아래쪽 비교기에 모두 전압분배로 0.1V가 걸리도록 저항을 바꿔주면 된다. 또는 저항을 49k, 1k옴으로 설정하여 비교기에 걸리는 전압을 조절할 수 있다. 3. 슈미트 트리거 회로 그림 3의...2025.01.29
-
아날로그및디지털회로설계실습 (예비)설계실습 5. 전압제어발진기 A+2025.01.291. 슈미츠 회로의 특성 실험에 사용될 IC(UA741)의 데이터시트를 참조하여 중요한 전기적 특성을 확인하였습니다. 주요 특성으로는 공급전압 범위, 입력전압 범위, 입력 오프셋 전압, 이득대역폭 곱, 출력전압 스윙 범위, 입력 저항 등이 있습니다. 이러한 특성을 고려하여 실험 설계를 해야 합니다. 2. 슈미츠 트리거 회로 설계 PSPICE 시뮬레이션을 통해 Vdd=+5V, Vth=2.5V인 슈미츠 트리거 회로를 설계하였습니다. 저항 R1과 R2의 값을 계산하여 회로를 구현하였고, DC sweep 시뮬레이션 결과 Vth가 2.5V인...2025.01.29
2 / 17
