총 29개
-
[A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 8. 래치와 플립플롭2025.04.291. RS 래치의 특성 분석 RS 래치의 진리표를 나타내고, 이론적인 상태도를 그렸습니다. 각 입력 조건에 따른 출력 상태를 설명하였습니다. (S,R) = (0,1)일 때 리셋, (S,R) = (1,0)일 때 셋, (S,R) = (0,0)일 때 현재 상태 유지, (S,R) = (1,1)일 때 금지된 입력 상태 등을 확인하였습니다. 1. RS 래치의 특성 분석 RS 래치는 디지털 회로에서 널리 사용되는 기본적인 메모리 소자입니다. RS 래치는 Set(S)와 Reset(R) 입력을 가지고 있으며, 이 두 입력에 따라 출력 Q와 Q'가 ...2025.04.29
-
홍익대_디지털논리회로실험_9주차 예비보고서_A+2025.01.151. 8-bit Serial-in Parallel-out Shift Register 74164 74164의 datasheet를 확인하고 의 역할에 대하여 설명하였습니다. MR은 ACTIVE LOW로 작동하며 HIGH가 입력될 경우 74164 칩은 Shift register의 본래 기능을 수행하고, LOW가 입력될 경우 다른 입력에 무관하게 Q0~Q7에 0이 출력됩니다. A와 B는 AND게이트로 묶여 D에 입력되는데, A와 B 모두 HIGH일 때만 D에 1이 입력되므로 A 또는 B를 EN으로 활용할 수 있습니다. 2. 링 카운터 링 ...2025.01.15
-
아날로그 및 디지털회로 설계 실습결과 보고서2025.01.061. RS 래치 RS 래치는 교차교합된 두 NOR 게이트로 만들어진 순차식 회로로, 기본 기억소자장치입니다. 입력 R이 1일 때 출력 Q는 0으로 리셋되고, 입력 S가 1일 때 출력 Q는 1로 셋됩니다. 두 입력 R과 S 모두 0인 경우에는 현재 상태의 Q와 ~Q값을 그대로 유지하게 됩니다. R과 S가 모두 1인 경우는 금지된 입력에 해당합니다. 2. Edge-triggered 플립플롭 Edge-triggered 플립플롭은 클록신호가 0에서 1로 또는 1에서 0으로 바뀌는 순간에만 입력을 샘플링합니다. Rising edge에서 클록...2025.01.06
-
아날로그 및 디지털회로 설계 실습 실습12_Stopwatch 설계_결과보고서2025.01.211. 스탑워치 설계 이번 실습에서는 BCD 카운터와 7-segment를 이용해 스탑워치를 제작했고 회로의 구성요소들이 올바르게 동작해 설계 목표를 달성한 것을 확인했습니다. 스탑워치는 일상생활에서 자주 쓰이는 전자기기이며, 스탑워치의 기능을 구현하기 위해서는 다양한 디지털 회로 구성요소에 대한 이해가 필요합니다. 이번 실습을 통해 디지털 회로의 구성요소들을 활용하여 실생활에서 사용되는 전자기기의 기능을 구현하는 회로를 설계하고 올바르게 동작하는 것을 확인할 수 있었습니다. 2. BCD 카운터와 7-segment 활용 2자리 숫자를 ...2025.01.21
-
아날로그 및 디지털 회로 설계실습 예비보고서 12주차2025.01.171. 4진 비동기 카운터 4진 비동기 카운터의 이론을 바탕으로 1MHz의 구형파를 입력할 때 Q1 신호의 주파수는 0.5MHz, Q2 신호의 주파수는 0.25MHz임을 확인하고 입력 신호, Q1 신호, Q2 신호의 파형을 그려보았습니다. 2. 8진 비동기 카운터 설계 버튼 스위치를 이용하여 카운트가 증가하도록 8진 비동기 카운터의 회로도를 설계하였습니다. Q1, Q2, Q3 출력 신호에 LED를 연결하여 카운터의 상태를 확인할 수 있도록 하였습니다. 3. 10진 비동기 카운터 설계 16진 비동기 카운터와 리셋 회로를 이용하여 10진...2025.01.17
-
7 segment counter 결과보고서(틴커캐드)2025.05.031. 7 segment decoder와 7 segment LED 7 segment decoder와 7 segment LED를 연결해 Decoder에 입력되는 이진수에 따라 대응되는 10진수의 표기를 LED를 통해 확인할 수 있었다. 입력은 0000부터 1111까지 실험을 진행했으며, 0부터 9까지 입력되는 이진수와 대응되는 10진수가 7 segment LED에 디지털 숫자 표기로 나타났다. 그러나 10부터 15까지는 한 개의 7 segment LED로는 표기할 수 없어 입력값에 따른 표기가 나타나지 않았다. 2. 4 bit deca...2025.05.03
-
디지털 회로 실험 및 설계 - JK Flip Flop, D, T Flip Flop 실험 12025.05.161. D 플립플롭 D 플립플롭은 1개의 입력(D)과 2개의 출력(Q, Q') 및 CK를 가지고 있다. 입력 D와 출력 Q는 항상 같으며, 이는 데이터를 기록하는 것과 같아서 D 플립플롭이라는 이름이 붙었다. D 플립플롭 IC 패키지의 특징은 입력이 두 번째, 출력이 다섯 번째와 여섯 번째에 있다. 2. JK 플립플롭 JK 플립플롭은 입력 J와 K가 모두 1일 때, 출력 Q와 Q'의 논리 레벨이 바뀌는 토글(Toggle)이 일어난다. JK 플립플롭 IC 패키지의 특징은 전원이 5번 핀, 그라운드가 13번 핀이다. 3. T 플립플롭 T...2025.05.16
-
에지트리거형 플립플롭 (D-, JK-, T-)의 특성 비교 및 설명2025.05.111. D 플립플롭 D 플립플롭은 디지털 회로에서 사용되는 가장 간단한 형태의 플립플롭입니다. D 입력이 클록 신호의 상승 에지에서 Q 출력으로 전달되며, 출력은 입력 값에 따라 변경됩니다. D 플립플롭은 데이터 저장 및 동기화에 활용됩니다. 2. JK 플립플롭 JK 플립플롭은 D 플립플롭의 발전된 형태로, J 입력과 K 입력의 조합에 따라 출력 상태를 변경할 수 있습니다. JK 플립플롭은 초기 상태 설정과 상태 제어에 활용되며, 복잡한 시퀀스 제어에 유용합니다. 3. T 플립플롭 T 플립플롭은 T 입력에 따라 출력 값을 반전시킵니다...2025.05.11
-
디지털 회로 실험 및 설계 - 74LS192를 이용한 Up-Down Counter 실험 22025.05.161. 74LS47 74LS47은 이진 부호화된 4비트 BCD(Binary-Coded Decimal) 입력을 받아서 해당하는 7-세그먼트 LED 디스플레이를 제어하기 위한 7개의 출력을 생성하는 소자입니다. 이 소자를 이용하여 7-세그먼트를 효율적으로 제어할 수 있었습니다. 2. 74LS192 74LS192는 4비트 동기 카운터 칩으로, 디지털 회로에서 주로 사용되며 카운트를 증가 또는 감소시키기 위한 입력 신호를 받는 특징을 가지고 있습니다. 이 소자와 스위치를 이용하여 순차적으로 카운트를 증가 또는 감소시킬 수 있었습니다. 3. ...2025.05.16
-
홍익대학교 디지털논리실험및설계 10주차 예비보고서 A+2025.05.041. 비동기식 카운터와 동기식 카운터의 작동 원리와 차이점 비동기식 카운터와 동기식 카운터는 특정한 상태가 반복적으로 발생하는 순서가 2진수의 순서를 따르는데, 상태 변화는 LSB 부분을 클록 펄스의 트리거 에지가 발생할 때마다 계속해서 변하게 만들고 다음 단계의 상태는 이전 단계의 상태들이 모두 1일 때만 변하게 만듦으로써 구현할 수 있습니다. 비동기식 카운터는 카운터 내의 Flip-flop들이 공통의 클록 펄스를 사용하지 않기 때문에 상태 변화가 동시에 일어나지 않고 시간 지연이 누적되지만, 동기식 카운터는 모든 Flip-flo...2025.05.04
2 / 3
