총 115개
-
중앙대학교 아날로그및디지털회로 예비보고서42025.01.201. Wien bridge 회로 설계 주어진 Wien bridge 회로에서 V+와 V-의 관계식을 구하고, 이 관계식을 이용하여 1.63 kHz에서 발진하는 Wien bridge 회로를 설계하였습니다. 전압 분배 공식을 사용하여 관계식을 도출하였고, 이를 통해 976.4Ω의 저항 값을 사용해야 한다는 것을 확인하였습니다. 2. Wien bridge oscillator 설계 발진 조건을 만족하는 R1, R2 값을 찾아 Wien bridge oscillator를 설계하였습니다. R1=5kΩ, R2=10kΩ을 사용하여 회로를 구성하였고,...2025.01.20
-
전자공학실험 23장 연산 증폭기 응용 회로 1 A+ 결과보고서2025.01.151. 연산 증폭기 응용 회로 이 실험에서는 연산 증폭기를 이용한 응용 회로를 분석하고 설계할 수 있는 능력을 배양하고자 한다. 연산 증폭기를 이용하여 비반전 증폭기, 반전 증폭기, 아날로그 전원 덧셈기 등의 피드백 회로를 구성하고, 연산 증폭기의 특성이 응용 회로에 미치는 영향을 파악한다. 2. 반전 증폭기 실험회로 1에서 R1=10kΩ, R2=20kΩ일 때 입력 파형과 출력 파형을 측정하고, 전압 이득을 계산하였다. 전압 이득은 약 2[V/V]로 이상적인 반전 증폭기의 전압 이득과 동일함을 확인하였다. 또한 R1=10kΩ, R2=...2025.01.15
-
전자회로실험 과탑 A+ 결과 보고서 (실험 22 연산 증폭기 특성)2025.01.291. 연산 증폭기 특성 연산 증폭기(op-amp)는 두 입력 단자 간의 전압 차이를 증폭하여 출력으로 전달하는 고이득 전압 증폭기이다. 이 연산 증폭기는 다양한 회로 구성에 따라 반전 증폭기, 비반전 증폭기, 차동 증폭기 등으로 활용될 수 있으며, 각 회로는 저항 및 피드백 요소를 추가하여 원하는 특성에 맞게 출력 전압을 조정할 수 있다. 2. 공통 모드 전압 범위 연산 증폭기의 입력 공통 모드 전압 범위를 측정하여 표 22-1에 기록하였다. 입력의 공통 모드 전압을 변화시키면서, 연산 증폭기의 DC 전류가 일정하게 흐르고 출력의 ...2025.01.29
-
[A+보고서] 회로이론 프로젝트 예비보고서_수동필터와 스피커 설계_LTspice 시뮬레이션2025.05.131. RC 수동 필터 RC 수동 필터는 저항과 커패시터로만 구성된 필터로, 차단 주파수(cut-off frequency) 이하의 주파수 신호만 통과시키는 저역통과필터(low pass filter)와 차단 주파수 이상의 주파수 신호만 통과시키는 고역통과필터(high pass filter), 특정 대역의 주파수만 통과시키는 대역통과필터(band pass filter), 특정 대역의 주파수만 차단하는 노치필터(notch filter)로 구분할 수 있다. 수동필터는 출력 신호의 크기가 입력 신호의 크기보다 작다는 특징이 있다. 2. 납땜법...2025.05.13
-
반도체 부품 장비 융합 개론 - 노트정리 & 기출문제 포함2025.01.181. 반도체 기본 특성 반도체의 기본적인 특성에 대해 설명하고 있습니다. 마이크로 패브리케이션 공정을 활용한 집적회로, MEMS 센서, 태양광 패널 등의 예시를 제시하고 있습니다. in-plane과 out-of-plane의 차이, 트랜지스터의 발전, 무어의 법칙, 반도체 8대 공정 등을 다루고 있습니다. 또한 클린룸 시설의 중요성과 기준, 실리콘 웨이퍼 직경 증가 추세와 그에 따른 이슈 등을 설명하고 있습니다. 2. 3D 반도체 트렌드 집적도를 높이기 위해 웨이퍼 표면에 수직방향으로 소재를 쌓아올리는 3D 반도체 기술에 대해 설명하...2025.01.18
12 / 12
