총 505개
-
[전자회로응용] Two stage CS amplifier circuit 결과레포트 (만점)2025.01.281. Two stage CS amplifier circuit 이 실험에서는 Two stage CS amplifier circuit을 구현하고 이론적으로 계산한 전압이득과 시뮬레이션 및 측정값을 비교하는 것이 목표입니다. 1단 CS 증폭기의 전압이득은 -gm*RL/(1+gm*RL)이고, 2단 CS 증폭기의 전압이득은 -gm*RL/(1+gm*RL)입니다. 따라서 전체 전압이득은 1단과 2단의 전압이득을 곱한 값이 됩니다. Multisim과 MyDAQ을 사용하여 회로를 구성하고 Oscilloscope로 입출력 파형을 확인하여 이론값과 비...2025.01.28
-
MOSFET 소신호증폭기 특성 실험 결과 분석2025.11.181. MOSFET 공통소스 증폭기 N MOSFET의 공통소스 증폭기 동작을 확인하는 실험으로, 드레인 단에서 소신호 전압 이득을 측정했다. MOSFET은 포화 영역에서 동작할 때 증폭기로 사용되며, 입력 소신호에 의한 미소한 게이트-소스 전압 변화가 포화 영역의 가파른 기울기로 인해 출력 소신호에 더 큰 진폭을 생성한다. 실험 결과 입력 소신호 대비 약 3배의 진폭을 갖는 반대 위상의 정현파 출력을 확인했으며, 전압 이득은 2.55~3.25 V/V로 측정되었다. 2. MOSFET 포화 영역 동작 특성 MOSFET이 증폭기로 동작하기...2025.11.18
-
전자회로실험 과탑 A+ 예비 보고서 (실험 18 증폭기의 주파수 응답 특성)2025.01.291. 공통 소스 증폭기의 주파수 응답 특성 이 실험에서는 공통 소스 증폭기의 주파수 응답 특성을 실험하여 대역폭(bandwidth)의 개념을 이해하고, 이득과 대역폭 사이의 관계를 파악한다. 증폭기에 사용되는 트랜지스터 내부의 기생 커패시턴스로 인해 주파수에 따라 전압 이득 및 위상이 변하며, 대역폭은 증폭기의 전압 이득이 유지되는 주파수 범위를 나타낸다. 실험을 통해 이득 대역폭 곱의 관계를 이해하고자 한다. 2. 공통 소스 증폭기의 소신호 등가 모델 실험 회로를 소신호 등가 모델을 사용하여 표현하고, 입력단에서 바라본 입력 저항...2025.01.29
-
[전자공학응용실험]10주차_6차실험_실험 17 능동 부하가 있는 공통 소오스 증폭기_예비레포트_A+2025.01.291. 능동 부하가 있는 공통 소오스 증폭기 이 실험에서는 전류원 부하를 PMOS 트랜지스터 M2를 이용하여 구현한 공통 소오스 증폭기 회로를 구성하고, 이를 바탕으로 공통 소오소 증폭기의 전압 이득을 구하고자 합니다. 입력에 따라서 M1에 흐르는 전류와 부하에 흐르는 전류가 같아지는 출력을 구할 수 있고, 이를 통해 전달 특성 곡선을 구할 수 있습니다. 1. 능동 부하가 있는 공통 소오스 증폭기 능동 부하가 있는 공통 소오스 증폭기는 전자 회로 설계에서 널리 사용되는 중요한 회로 구조입니다. 이 증폭기는 입력 신호를 증폭하여 출력 ...2025.01.29
-
공통 에미터 트랜지스터 증폭기 실험2025.11.161. 공통 에미터 트랜지스터 증폭기 공통 에미터 증폭기는 베이스로 공급된 입력신호에 따라 베이스와 에미터 사이의 전류가 증가하고, 콜렉터와 에미터의 전압이 증가하면서 콜렉터 전류가 증가되어 전압이득이 발생한다. 실험에서 Av가 275배 증가하여 입력 신호와 출력 신호의 크기가 100배 이상 증폭되는 것을 확인했다. 공통 에미터 트랜지스터 증폭기는 낮은 출력 임피던스를 가져 증폭된 출력 신호가 다른 회로로 전달될 때 손실이 적고 전력 손실이 적다는 장점이 있다. 2. 전압 분배기 바이어스 공통 에미터 회로의 직류값 측정에서 2N390...2025.11.16
-
실험 22_연산 증폭기 특성 예비보고서2025.04.281. 연산 증폭기의 특성 이 실험에서는 연산 증폭기의 전압 이득, 입력 저항, 출력 저항, 대역폭, 옵셋 전압, 슬루율 등 기본적인 성능 파라미터들을 익히고 실험을 통해서 측정하여, 이를 바탕으로 연산 증폭기를 이용한 응용 회로를 설계할 수 있는 능력을 배양하고자 한다. 2. 연산 증폭기의 이득과 대역폭 연산 증폭기를 이용해서 피드백 회로를 구성하면 이득과 대역폭 사이에는 상충 관계가 성립한다. 연산 증폭기 자체의 3dB주파수를 f_1 이라고 할 때, 피드백 회로를 구성하면 (1+R_2/(R_1+R_2)A_0)f_1으로 3dB 주파...2025.04.28
-
[전자공학응용실험]3주차_2차실험_공통 소오스 증폭기_결과레포트_A+2025.01.291. 공통 소오스 증폭기 이번 실험을 통하여 공통 소오스 증폭기의 VTC와 소신호 등가회로 및 파라미터들을 알아보았으며 전압이득이 위상이 반대로 나와 (-) 부호가 붙게 된다는 것을 실험으로 알게 되었다. 실험회로 1에서 입력 전압(VGG)에 따른 출력 전압(VO)의 변화를 측정하여 공통 소오스 증폭기의 동작 영역을 확인하였고, 소신호 파라미터인 전압이득(AV), 트랜스컨덕턴스(gm), 출력 저항(ro) 등을 계산하였다. 실험회로 2에서는 입력-출력 전압 파형을 관찰하여 전압이득을 측정하였다. 실험 과정에서 전압 강하 문제로 인해 ...2025.01.29
-
MOSFET CS Amplifier 실험 보고서2025.11.181. MOSFET CS Amplifier 회로 MOSFET을 이용한 Common Source 증폭기는 Saturation mode에서 동작하며, 드레인 전류가 게이트 전압에 의해 제어된다. CS Amplifier의 AC 등가회로에서 출력 전압은 v_o = -g_m v_gs(r_o||R_D)로 표현되며, 전압이득은 A_V = -g_m(r_o||R_D)(R_i/(R_i+R_Si))이다. 주파수가 증가할수록 커패시터의 임피던스가 감소하여 전압이득이 이론값에 가까워진다. 2. MOSFET 바이어스 및 동작 원리 MOSFET은 드레인 전류가...2025.11.18
-
실험 12_소오스 팔로워 예비 보고서2025.04.271. 소오스 팔로워 증폭기 소오스 팔로워 증폭기는 입력 신호가 게이트에 인가되고 출력 신호가 소오스에서 감지되는 공통 드레인 증폭기이다. 출력 신호가 입력 신호를 따라가기 때문에 '소오스 팔로워'라고 불린다. 소오스 팔로워는 출력 임피던스가 작아 작은 부하를 구동하는데 유리하고 전압 버퍼로 사용된다. 이 실험에서는 소오스 팔로워 회로의 동작 원리와 특성을 확인하였다. 2. 소오스 팔로워의 전압 이득 소오스 팔로워의 전압 이득은 1에 가까운 값을 가진다. 저항 부하와 전류원 부하가 있는 경우 각각 식 (12.1)과 (12.2)와 같이...2025.04.27
-
전자회로실험 과탑 A+ 예비 보고서 (실험 22 연산 증폭기 특성)2025.01.291. 연산 증폭기 특성 이번 실험에서는 연산 증폭기의 전압 이득, 입력 저항, 출력 저항, 대역폭, 옵셋 전압, 슬루율 등 기본적인 성능 파라미터들을 익히고 실험을 통해서 측정하여, 이를 바탕으로 연산 증폭기를 이용한 응용 회로를 설계할 수 있는 능력을 배양하고자 한다. 2. 연산 증폭기의 이상적인 특성 op-amp의 이상적인 조건에서는 입력 임피던스가 무한대이므로 입력 단자로 전류가 흐르지 않고, 출력 저항이 0이어서 출력 전압이 외부 부하에 영향을 받지 않는다. 또한 op-amp의 이득이 매우 크므로 입력 전압 차이가 아주 작아...2025.01.29
10 / 51
