총 49개
-
[예비보고서]중앙대학교 아날로그및디지털회로설계실습 카운터 설계2025.05.101. 4진 비동기 카운터 1MHz의 구형파를 인가할 때, Q1 신호의 주파수는 500kHz, Q2 신호의 주파수는 250kHz이다. 입력 신호, Q1 신호, Q2 신호의 파형을 함께 그렸다. 2. 8진 비동기 카운터 버튼 스위치를 연결하여 버튼을 누를 때마다 카운트가 증가하도록 설계하였다. Q1, Q2, Q3 출력 신호에 LED를 연결하여 카운터의 상태에 따라 LED에 불이 들어오도록 연결하였다. 3. 10진 비동기 카운터 16진 비동기 카운터와 리셋 회로를 이용하여 10진 비동기 카운터를 설계하였다. 버튼 입력에 따라 카운터가 증...2025.05.10
-
아날로그 및 디지털 회로 설계 실습 결과보고서4 신호발생기2025.05.151. Wien bridge oscillator 이번 실험에서는 Wien bridge oscillator를 구현하고 op amp의 gain 값을 변화시켜가며 출력파형과 frequency를 확인하였다. 발진주파수와 그때의 파형을 확인하였고, 추가적으로 저항과 다이오드를 병렬 연결하여 파형의 안정화를 확인하였다. 실험 결과 대체로 계획서에서 목표한 바와 가까운 값이 도출되었으나, 출력전압의 최댓값과 frequency 값이 약 10% 정도 낮게 나왔다. 이는 op amp 내부 저항 등의 문제로 인해 이론상 15V보다 낮은 13~14V가 출...2025.05.15
-
아날로그 및 디지털 회로 설계 실습 결과보고서3 스텝모터구동기2025.05.151. 범용 이동 레지스터 범용 이동 레지스터(74HC194)가 단극 스텝 모터의 컨트롤러로 사용되며, 전원을 끈 상태에서 구동회로를 구성하였다. 출력단(QA, QB, QC, QD)에 LED 회로를 추가하여 스텝 모터의 동작을 확인하였다. CLK, S0, S1 핀으로 스텝 모터를 조정하였으며, 초기화를 위해 S0, S1 스위치를 모두 닫고 CLR에 전압을 가해주었다. 출력단 LED 램프의 동작을 확인하여 레지스터의 동작이 예상대로 이루어짐을 확인하였다. 2. NPN 트랜지스터를 이용한 스텝 모터 구동기 범용 이동 레지스터의 전류를 스...2025.05.15
-
아날로그 및 디지털 회로 설계 실습 결과보고서10 7segment/decoder 회로설계2025.05.151. 7-segment LED 7-segment LED의 특성을 확인하였다. common anode type과 common cathode type이 있으며, anode가 모두 공통으로 Vcc에 연결되어 있는 경우 점등시키고자 하는 LED만 ground에 연결하면 되고, cathode가 모두 공통으로 ground에 연결되어 있는 경우 점등시키고자 하는 LED만 Vcc에 연결하면 된다는 것을 알게 되었다. 2. Decoder Decoder는 binary 입력을 받아 7-segment LED를 점등하기 위해 7개의 출력 bit를 가지는 ...2025.05.15
-
아날로그 및 디지털회로 설계 실습 실습7_논리함수와 게이트_예비보고서2025.01.211. XNOR 게이트 설계 및 특성 분석 AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR 게이트의 기능을 갖는 회로도를 그리고, XNOR (Exclusive NOR)의 진리표를 사용하여 AND, OR, NOT 게이트로 XNOR의 회로도를 설계한다. NAND 게이트는 AND 게이트와 NOT 게이트를 직렬로 연결하고, NOR 게이트는 OR 게이트와 NOT 게이트를 직렬로 연결한다. XOR 게이트는 Y = A ㆍ B이고, XNOR 게이트는 Y = A ㆍ B이다. 2. AND 게이트와 OR 게이트의 입출력 시간 딜레이 ...2025.01.21
-
아날로그 및 디지털회로 설계 실습 실습11_카운터설계_예비보고서2025.01.211. 4진 비동기 카운터 4진 비동기 카운터에 1MHz의 구형파를 인가할 때, Q1 신호의 주파수는 0.5MHz이고 Q2 신호의 주파수는 0.25MHz입니다. 비동기식 4진 카운터에서 첫 번째 Flip Flop의 Q가 두 번째 Flip Flop으로 들어가고 Clk가 inverting되므로 입력 신호가 falling edge일 때 다음 신호가 변화합니다. 2. 8진 비동기 카운터 8진 비동기 카운터의 회로도를 그리고, CLK 입력에 버튼 스위치를 연결하여 버튼을 누를 때마다 카운트가 증가하도록 설계합니다. 또한 Q1, Q2, Q3 출...2025.01.21
-
아날로그및디지털회로설계실습 (예비)설계실습 5. 전압제어발진기 A+2025.01.291. 슈미츠 회로의 특성 실험에 사용될 IC(UA741)의 데이터시트를 참조하여 중요한 전기적 특성을 확인하였습니다. 주요 특성으로는 공급전압 범위, 입력전압 범위, 입력 오프셋 전압, 이득대역폭 곱, 출력전압 스윙 범위, 입력 저항 등이 있습니다. 이러한 특성을 고려하여 실험 설계를 해야 합니다. 2. 슈미츠 트리거 회로 설계 PSPICE 시뮬레이션을 통해 Vdd=+5V, Vth=2.5V인 슈미츠 트리거 회로를 설계하였습니다. 저항 R1과 R2의 값을 계산하여 회로를 구현하였고, DC sweep 시뮬레이션 결과 Vth가 2.5V인...2025.01.29
-
아날로그및디지털회로설계실습 (예비)설계실습 8. 래치와 플립플롭 A+2025.01.291. RS 래치 RS 래치의 특성을 분석하였습니다. NAND RS 래치와 NOR RS 래치의 진리표를 나타내고, 이론적인 상태도를 그렸습니다. PSPICE를 활용하여 진리표의 결과를 확인하였습니다. 1. RS 래치 RS 래치는 디지털 회로에서 널리 사용되는 기본적인 메모리 소자입니다. 이 소자는 두 개의 NOR 게이트로 구성되어 있으며, 하나의 입력이 1일 때 다른 입력이 0이 되면 출력이 반전되는 특성을 가지고 있습니다. 이를 통해 상태를 저장하고 유지할 수 있습니다. RS 래치는 간단한 구조와 동작 원리로 인해 플립플롭, 카운터...2025.01.29
-
A+ 연세대학교 기초아날로그실험 12주차 결과레포트2025.05.101. 3 Op-amp IA 회로 3 Op-amp IA 회로를 구성하여 입력 신호를 100배 증폭할 수 있음을 확인하였다. 실제 회로 구현 시 소자 값의 오차로 인해 약 1.57%의 오차가 있었지만 목표 gain 100에 근접한 결과를 얻을 수 있었다. 2. Notch Filter Notch filter를 구현하여 중심 주파수 약 58.9Hz에서 출력 전압이 크게 감소하는 것을 확인하였다. Bode analyzer를 사용하여 분석한 결과 중심 주파수는 약 57.54Hz로 나타났다. 3. Low Pass Filter Low Pass F...2025.05.10
-
OP-amp 아날로그회로 설계 프로젝트2025.01.051. Folded-Cascode OP-Amp 설계 Folded-Cascode OP-Amp 설계에 대한 내용이 포함되어 있습니다. 회로 구조, 설계 과정, 사양 및 시뮬레이션 결과 등이 자세히 설명되어 있습니다. 이를 통해 Folded-Cascode OP-Amp의 특성과 설계 방법을 이해할 수 있습니다. 2. Charge Scaling DAC 설계 Charge Scaling DAC 설계에 대한 내용이 포함되어 있습니다. 회로 구조, 레이아웃, 시뮬레이션 결과 등이 자세히 설명되어 있습니다. 이를 통해 Charge Scaling DAC...2025.01.05
3 / 5
