총 101개
-
디지털 회로 실험 및 설계 - 74LS47 Driver를 이용한 7-Segment 실험 22025.05.161. 디지털 회로 실험 및 설계 이 보고서는 디지털 회로 실험 및 설계 과정에서 수행한 74LS47 Driver를 이용한 7-Segment 구동 실험에 대한 내용을 다루고 있습니다. 실험에서는 Sink 방식과 Source 방식의 회로를 구성하고, 전압과 전류를 측정하여 이론값과 실험결과를 비교 분석하였습니다. 또한 74LS47 소자를 이용한 BCD to 7-Segment Decoder Driver 회로를 구현하여 그 효과를 설명하고 있습니다. 마지막으로 실험 결과와 이론 분석 간의 오차 발생 원인을 전류 측정의 어려움, 점퍼선의 저...2025.05.16
-
디지털 회로 실험 및 설계 - Encoder, Decoder 실험 12025.05.161. 인코더 인코더는 여러 개의 입력 중에서 신호(1 또는 0)가 주어진 입력의 정보를 코드로 변환하는 디지털 회로이다. 기본 인코더인 4-to-2 인코더를 살펴보면, 4개의 입력에 따른 2비트 코드가 표시되어 있다. 각 코드(A, B)는 4개의 입력 중에서 어떤 입력이 '1'인지에 관한 정보를 가지고 있다. 2. 디코더 디코더는 반대로 인코더가 만든 코드를 원래의 정보로 복원하는 디지털 회로이다. 기본 디코더인 2-to-4 디코더를 살펴보면, 2비트의 코드(A, B)에 따라 4개의 출력(X0 ~ X3) 중에서 하나를 선택한다. 이...2025.05.16
-
디지털 회로 실험 및 설계 - JK Flip Flop, D, T Flip Flop 실험 12025.05.161. D 플립플롭 D 플립플롭은 1개의 입력(D)과 2개의 출력(Q, Q') 및 CK를 가지고 있다. 입력 D와 출력 Q는 항상 같으며, 이는 데이터를 기록하는 것과 같아서 D 플립플롭이라는 이름이 붙었다. D 플립플롭 IC 패키지의 특징은 입력이 두 번째, 출력이 다섯 번째와 여섯 번째에 있다. 2. JK 플립플롭 JK 플립플롭은 입력 J와 K가 모두 1일 때, 출력 Q와 Q'의 논리 레벨이 바뀌는 토글(Toggle)이 일어난다. JK 플립플롭 IC 패키지의 특징은 전원이 5번 핀, 그라운드가 13번 핀이다. 3. T 플립플롭 T...2025.05.16
-
디지털 회로 실험 및 설계 - Multiplexer, DeMultiplexer 실험, JK Flip Flop 순차회로 실험 22025.05.161. Multiplexer (MUX) 4-to-1 MUX를 구성하고, S1과 S0의 입력신호에 따른 출력 Y를 실험한 결과, 이론값대로 잘 나왔으며 전압 레벨도 High는 4.36V, Low는 0.16V로 잘 측정되었다. 이를 통해 여러 입력 데이터 중에서 하나를 선택하는 조합 논리회로인 MUX를 잘 활용한 실험 결과였다. 2. Demultiplexer (DEMUX) 1-to-4 DEMUX를 구성하고, S1과 S0, Y의 입력상태에 따라 출력 D0~D3를 실험한 결과, 이론값대로 잘 나왔으며 전압 레벨도 High는 4.45V, Lo...2025.05.16
-
전기및디지털회로실험 실험7 결과보고서2025.01.121. 디코더와 인코더 이번 실험에서는 디코더와 인코더의 기능을 확인할 수 있는 회로를 설계하고 그 결과를 확인하는 실험이었다. 많은 문항들에서 결선한 회로의 어떠한 문제로 인해 제대로 된 결과를 확인할 수 없었으나, 이번 실험을 통해 인코더와 디코더의 기능을 확인해 볼 수 있었다. 또한 실험 지시사항으로 인해 4번 문항은 실험해보지 못했으나, 디코더의 보조입력신호를 통해 3입력 디코더 두개와 자체적으로 구성한 1입력 디코더를 통해 4입력 디코더를 구성할 수 있음을 예비보고서 문항과 가상의 회로 시뮬레이션을 통해 확인해볼 수 있었다....2025.01.12
-
전기및디지털회로실험 실험 M3 결과보고서2025.01.121. 숫자표시기 응용 이번 실험에서는 기존에 수행했던 숫자표시기 회로의 동작을 아두이노를 이용해 되풀이해보고, 과거 회로와 비교하여 어떤 부분을 프로그램으로 대체해 응용할 수 있는지 학습했습니다. 숫자표시기와 아날로그 회로를 구성하고, 입력된 전압 값을 소수점 첫째 자리에서 반올림한 후 숫자표시기에 표시하는 프로그램을 작성했습니다. 실험 결과 예상값과 실제값이 일치하는 것을 확인했습니다. 1. 숫자표시기 응용 숫자표시기는 다양한 분야에서 널리 사용되는 중요한 기술입니다. 이 기술은 디지털 시계, 계기판, 전자 장치 등에 활용되어 사...2025.01.12
-
아날로그 및 디지털 회로 설계 실습 (결과) - 래치와 플립플롭2025.01.291. RS 래치 PSPICE를 사용하여 RS 래치 회로를 구현하고 동작을 확인했습니다. Clk=1일 때 S, R 입력에 따라 Q, Q'의 출력이 변화하는 것을 관찰했고, Clk=0일 때는 이전 Clk=1 상태가 유지되는 것을 확인했습니다. 실험 결과는 이론적인 동작과 일치했습니다. 2. RS 플립플롭 RS 래치 회로에 TTL 7400, 7404 소자를 추가하여 RS 플립플롭을 구현하려 했습니다. 하지만 전체 회로를 연결했을 때는 정상 동작하지 않았습니다. 다만 RS 래치 부분과 그 이전 회로 부분은 각각 정상 동작했기 때문에 회로 ...2025.01.29
-
중앙대학교 아날로그및디지털회로 예비보고서42025.01.201. Wien bridge 회로 설계 주어진 Wien bridge 회로에서 V+와 V-의 관계식을 구하고, 이 관계식을 이용하여 1.63 kHz에서 발진하는 Wien bridge 회로를 설계하였습니다. 전압 분배 공식을 사용하여 관계식을 도출하였고, 이를 통해 976.4Ω의 저항 값을 사용해야 한다는 것을 확인하였습니다. 2. Wien bridge oscillator 설계 발진 조건을 만족하는 R1, R2 값을 찾아 Wien bridge oscillator를 설계하였습니다. R1=5kΩ, R2=10kΩ을 사용하여 회로를 구성하였고,...2025.01.20
-
아날로그 및 디지털회로 설계 실습 실습9_4-bit Adder 회로 설계_결과보고서2025.01.211. 전가산기 회로 설계 이번 실습에서는 AND, OR, NOT gate를 이용하여 2-단계 전가산기 회로와 XOR gate를 이용한 다단계 전가산기 회로를 설계하고 구현하였습니다. 스위치를 이용하여 입력을 변화시키며 출력을 관찰하였고, LED를 연결하여 결과를 확인하였습니다. 실험 결과는 설계실습계획서에서 작성했던 진리표와 일치하였습니다. 설계실습계획서에서는 3-input AND gate와 4-input OR gate를 이용하여 2-단계 회로로 설계했지만, 실습에서는 2-input AND gate와 2-input OR gate만 ...2025.01.21
-
중앙대학교 아날로그및디지털회로설계실습 6차 예비보고서2025.01.041. 위상 제어 루프(PLL) 위상 제어 루프는 전압 제어 발진기의 출력 위상을 입력 신호의 위상과 비교하여 두 신호의 위상차이를 가지고 전압 제어 발진기를 제어하는 피드백 시스템입니다. PLL의 3개 기본 요소는 위상 검출기, 루프 필터, 가변 발진기(전압 제어 발진기)입니다. 위상 검출기는 Reference voltage와 VCO의 출력 전압을 비교하여 위상 차이에 해당하는 파형을 출력하며, 실험에서는 XOR 게이트를 사용하여 구현하였습니다. 루프 필터는 RC를 이용한 1차 LPF로, 위상 검출기 출력의 평균값을 DC 전압으로 ...2025.01.04
2 / 11
