총 35개
-
디지털논리회로 나눗셈기 설계 보고서2025.05.081. 나눗셈기 알고리즘 나눗셈기 알고리즘은 피제수와 제수를 이용하여 반복적인 뺄셈과 시프트 연산을 통해 구현됩니다. 피제수를 왼쪽으로 이동하고 제수를 빼는 과정을 반복하여 몫과 나머지를 구합니다. 이 과정에서 오버플로우 방지를 위해 피제수의 LSB가 제수의 LSB보다 커야 한다는 조건이 필요합니다. 이러한 알고리즘을 바탕으로 레지스터 구성, 시스템 블록 설계, ASMD 차트, 제어기 설계, 데이터패스 설계 등의 과정을 거쳐 나눗셈기를 구현할 수 있습니다. 2. 시스템 블록 설계 시스템 블록도에는 클락 신호, 시작 신호, 레지스터 로...2025.05.08
-
[A+, 에리카] 2021-1학기 논리설계및실험 디지털IC 개요, 조합논리회로 실험결과보고서2025.05.011. 디지털 논리회로 디지털 논리회로는 아날로그 회로와 달리 불연속적인 값을 가지며, 논리적이고 계산이 용이하여 대부분의 설계에 활용됩니다. 논리회로는 논리 게이트를 이용하여 구성되며, 조합논리회로와 순차논리회로로 구분됩니다. 조합논리회로는 입력에 의해서만 출력이 결정되는 반면, 순차논리회로는 입력과 현재 상태에 따라 출력이 결정됩니다. 본 실험에서는 주어진 진리표를 2 level AND-OR 논리회로와 NAND 게이트만을 이용하여 구현하는 것을 목적으로 합니다. 2. 부울 대수 부울 대수는 이진 변수의 논리 동작을 다루는 산술연산...2025.05.01
-
서강대학교 디지털논리회로실험 5주차 - 비교 및 연산 회로2025.01.201. 비교 회로 비교 회로는 XOR gate와 AND gate를 이용해 입력받은 두 2진수를 비교한 후 두 수가 같은지 다른지 결과로 출력해준다. 물론 XOR gate의 수를 늘려서 비교하는 입력의 개수를 (2*XOR)개의 꼴로 늘릴 수 있다. 그리고 두 수 중 어떤 것이 더 큰지 비교한 후 출력해주는 magnitude comparator라는 비교회로도 있다. 2. 가산 회로 Half-adder는 1bit의 두 이진수를 더해 2bit의 출력(0부터 3까지)을 내는 기본적인 adder이다. Full-adder는 1bit의 세 이진수를...2025.01.20
-
부울대수와 논리조합 실험 결과 보고서2024.12.311. 부울대수 부울대수의 기본 공리와 정리를 이해하고 논리회로로 표현하여 간단화하는 방법을 익혔습니다. 드모르강의 정리를 이해하고 부울대수에 활용하는 방법을 숙달했습니다. 2. 논리조합 논리조합의 기초를 익히고 대체기호 및 그 의미를 숙지하여 게이트간의 치환을 가능하게 했습니다. 기본 게이트들 간의 상관관계를 이해하고 숙지했습니다. 3. 논리회로 간단화 부울대수로 나타내고 부울대수조작을 통해 간단화한 후 다시 회로로 나타내어 논리회로를 간단화할 수 있었습니다. 게이트를 간단화하면 이론값에 맞게 동작하는 것을 확인했습니다. 1. 부울...2024.12.31
-
홍익대 디지털논리실험및설계 2주차 예비보고서 A+2025.05.161. NAND 게이트 NAND 게이트는 AND 게이트에 NOT 게이트(인덕터)를 연결한 것과 같은 출력값을 가지므로 (1, 1)을 입력받았을 때에만 1에서 뒤집힌 0이 출력되고 나머지 경우는 모두 1이 출력된다. 2. NOR 게이트 NOR 게이트는 OR 게이트에 NOT 게이트(인덕터)를 연결한 것과 같은 출력값을 가지므로 (0, 0)을 입력받았을 때에만 0에서 뒤집힌 1이 출력되고 나머지 경우는 모두 0이 출력된다. 3. XOR 게이트 XOR 게이트는 AB'+A'B 즉, A,B 둘 중 하나의 입력값만 1일때만 1을 출력한다. 4. ...2025.05.16
-
홍익대 디지털논리실험및설계 5주차 예비보고서 A+2025.05.161. 전가산기 가산기는 이진수의 덧셈 연산을 수행하는 논리회로이다. 이진수를 덧셈을 수행할 때, 1과 1을 더하면 이진수로 10이 출력되어 한가지 비트를 더 필요로 하게 된다. 이것은 올림으로, 결국 덧셈 연산을 하기 위해 세 가지 비트를 입력받아야 하는 것이다. 하지만 반가산기는 두 가지의 입력밖에 받지 못하므로 두 자리수 이상의 덧셈을 수행하지 못한다. 이를 해결하기 위해 전가산기는 반가산기를 이어 붙여 만들어진 것이다. 2. LSB와 MSB LSB는 Least Significant Beat의 줄임말로 가장 낮은 위치의 비트를 ...2025.05.16
-
서강대학교 디지털논리회로실험 6주차 - Flip-flops and registers2025.01.201. Flip-flops 실험을 통해 flip-flop의 종류와 동작 원리를 이해했습니다. SR latch, D latch, JK flip-flop, T flip-flop 등 다양한 flip-flop의 특성을 확인했고, 특히 setup time과 hold time, propagation delay 등의 개념을 배웠습니다. 이를 통해 순차 논리회로 설계 시 고려해야 할 중요한 요소들을 학습했습니다. 2. Registers 여러 개의 flip-flop을 직렬 또는 병렬로 연결하여 register를 구현하는 방법을 배웠습니다. regis...2025.01.20
-
홍익대_디지털논리회로실험_1주차 예비보고서_A+(분반 보고서점수 1등)2025.01.151. AND 게이트 AND 게이트의 경우 두 개의 input이 모두 1이여야 output도 1이 되기 때문에 4번째 경우를 제외하곤 X가 모두 0이다. 네번째의 경우에만 X가 1이다. 2. OR 게이트 OR 게이트의 경우 2개의 input 중 한 개만 1이여도 output이 1이기 때문에 첫번째의 경우를 제외하곤 X가 모두 1이다. Input이 모두 0인 첫번째 경우만 output이 0이다. 3. NOT 게이트 NOT 게이트의 경우 output은 input의 반대값이다. 예로 들어 input이 0이라면 output은 1, input...2025.01.15
-
홍익대_디지털논리회로실험_4주차 예비보고서_A+2025.01.151. 멀티플렉서와 부호기(encoder)의 차이 멀티플렉서는 여러 가지의 입력 중 하나를 골라 그대로 출력하지만, 부호기는 입력 신호에 대응하는 출력 단자의 조합에 맞춰 출력한다. 멀티플렉서는 선택하는 것이지만 부호기는 변환하는 것이라 볼 수 있다. 2. 4-to-1 Multiplexer 74153, 2-to-1 Multiplexer 74157, 1-of-4 Decoder 74139, 3-INPUT AND 게이트 7411의 datasheet 74153 칩에는 4-to-1 multiplexer가 2개 들어있으며 EN은 Active l...2025.01.15
-
논리회로및실험 레포트2025.01.181. NAND 게이트 NAND 게이트는 AND 게이트와 반대로 부정 논리곱을 구현한 디지털 논리 회로의 일종입니다. 두 개 이상의 입력과 하나의 출력으로 구성되며, 입력 모두가 참일 때만 출력이 거짓이 되고 나머지 경우 모두 출력이 참이 됩니다. 즉, 입력 중 하나라도 거짓 값이 있다면 출력은 참이 됩니다. 2. NOR 게이트 NOR 게이트는 OR 게이트와 반대로 부정 논리합을 구현한 디지털 논리 회로의 일종입니다. 두 개 이상의 입력과 하나의 출력으로 구성되며, 입력 모두가 거짓일 때만 출력이 참이 되고 나머지 경우 모두 출력이 ...2025.01.18
1 / 4
