총 44개
-
TTL 논리 회로 설계 및 구현 실험2025.11.161. TTL 및 CMOS 디지털 로직 TTL(Transistor-Transistor Logic)과 CMOS(Complementary Metal-Oxide-Semiconductor)의 입출력 전압 및 전류 특성을 비교 분석했다. TTL은 Low Level 0~0.8V, High Level 2V~전원전압으로 인식하며, CMOS는 전원전압에 따라 달라진다. TTL의 입출력 전류는 μA~mA 범위이고, CMOS는 입력핀에 거의 전류가 흐르지 않는 특징이 있다. 팬아웃(Fan-out)은 출력단에서 구동할 수 있는 최대 입력 수를 나타내며, ...2025.11.16
-
TTL 논리 회로 설계 및 실험2025.11.161. TTL과 CMOS 입출력 특성 TTL은 Low Level 0V~0.8V, High Level 2V~전원전압으로 인식하며, 입력 전류는 High에서 20μA, Low에서 4~8mA입니다. CMOS는 전원전압 5V 기준으로 Low Level 0V~1.66V, High Level 3.33V~5V로 인식하며, 입력핀에는 거의 전류가 흐르지 않습니다. CMOS 출력이 Low일 때 약 5mA의 유입 전류가 발생합니다. 2. 팬아웃(Fan-out) 개념 팬아웃은 1개의 출력 단자에서 신호를 추출할 수 있는 최대 허용 출력선의 수입니다. 출...2025.11.16
-
디지털 회로 실험 및 설계 - 기본 논리 게이트(Gate) 및 TTL, CMOS I.F 실험 22025.05.161. 디지털 회로 실험 및 설계 이 보고서는 디지털 회로 실험 및 설계 과정에서 수행한 기본 논리 게이트(Gate) 및 TTL, CMOS I/F 실험에 대한 내용을 다루고 있습니다. 실험에서는 전압 레벨 측정, OR + Inverter 진리표 작성, AND-OR-NOT 게이트를 이용한 XOR 설계, CMOS와 TTL 인터페이스 등을 다루었으며, 이론값과 실험 결과를 비교 분석하였습니다. 오차 분석에서는 전류 측정의 어려움, 점퍼선의 저항, 브래드 보드의 불확실성 등이 원인으로 지적되었습니다. 1. 디지털 회로 실험 및 설계 디지털 ...2025.05.16
-
서강대학교 디지털논리회로실험 2주차 - Digital Logic Gate2025.01.201. TTL 논리 게이트 TTL(Transistor-Transistor Logic)은 트랜지스터를 조합해 만든 논리 회로를 말한다. TTL 소자에서는 입력과 출력 신호의 전압 차이로 논리 레벨을 표현하며, 일반적으로 입력 신호가 2.0V 이상이면 논리 레벨 1, 0.8V 이하이면 논리 레벨 0으로 간주한다. 출력 신호의 경우 2.7V 이상이면 논리 레벨 1, 0.5V 이하이면 논리 레벨 0으로 간주한다. 이렇게 입력과 출력의 논리 레벨 전압 조건을 다르게 설정하는 이유는 회로에서 발생하는 노이즈로 인해 전압이 변화할 수 있기 때문이...2025.01.20
-
논리회로 간소화 및 멀티플렉서 실험2025.12.161. 카르노맵(Karnaugh Map) 디지털 논리 회로 설계에서 복잡한 논리식을 간단하게 만드는 방식이다. 맵 안의 '1'에 해당하는 칸을 모두 포함시키고, 2의 제곱 승 크기로 그룹을 묶어 최소 개수의 그룹으로 만들어 간소화를 극대화한다. 변수의 개수가 증가해도 동일한 규칙을 따라 간소화된 논리식을 도출할 수 있으며, 효율적인 회로 설계를 가능하게 한다. 2. 멀티플렉서(Multiplexer, MUX) 여러 개의 입력 신호 중 하나를 선택하여 출력으로 전달하는 디지털 장치이다. 선택 신호가 어느 입력을 출력할지 결정한다. 4 t...2025.12.16
-
논리설계 및 실험 4: 디코더 & 엔코더2025.12.101. 디코더(Decoder) 디코더는 복호기로서 2진수로 된 데이터를 복원시키는 논리회로이다. n개의 입력에 대해 2^n개의 출력을 생성한다. 명령어의 주소를 해독할 때 주로 사용되며, Enable Signal(EN)을 통해 작동 여부를 제어한다. EN이 0일 때는 모든 출력이 0이고, EN이 1일 때는 입력값에 따라 출력값이 결정된다. 실험에서는 2X4 Decoder와 3X8 Decoder를 K-map을 활용하여 설계하고 AND, NOT 게이트로 구현했다. 2. 엔코더(Encoder) 엔코더는 부호기로서 디코더와 반대 작동을 한다...2025.12.10
-
TTL 논리게이트와 드모르간의 법칙 실험2025.11.161. 드모르간의 법칙 (DeMorgan's Law) 드모르간의 법칙을 이용하여 부울 논리식을 간단하게 하고 개선하는 방법을 학습했다. NAND 게이트로 구성한 회로에서 두 입력이 모두 0인 경우만 출력이 0이 되고 나머지는 1이 되어 OR 게이트와 동일함을 확인했다. 이는 드모르간의 법칙을 적용한 논리식 변환의 실제 사례를 보여준다. 2. XOR 게이트 (Exclusive-OR Gate) XOR 게이트는 두 입력의 상태가 다를 때 출력이 1이고 같으면 0이다. 세 가지 방법으로 구성했다: (1) NOT, AND, OR 게이트 조합으...2025.11.16
-
논리설계 및 실험 1: 브레드보드와 기본 논리게이트2025.12.101. 디지털 논리 회로 기초 디지털 논리 회로는 0과 1의 비연속적인 값으로 정보를 표현하는 시스템입니다. 컴퓨터의 디지털 회로가 대표적이며, 아날로그 신호와 달리 높은 신뢰도와 측정오차가 없는 장점이 있습니다. 논리 회로도로 회로를 표현하고 부울 함수 형식으로 표현할 수 있으며, AND, OR, NAND 게이트 등의 기본 논리게이트를 조합하여 복잡한 연산을 수행할 수 있습니다. 2. 집적회로(IC)와 소자 집적회로는 저항, 콘덴서, 다이오드, 트랜지스터 등 여러 독립된 요소를 하나의 칩에 내장한 소형 패키지 부품입니다. TTL 소...2025.12.10
-
RS-Latch 및 D-Latch 실험 결과보고서2025.11.161. RS-Latch RS-Latch는 NOR gate 또는 NAND gate를 사용하여 구성되는 기본적인 메모리 소자입니다. NOR gate로 구성된 RS-Latch는 R(Reset)과 S(Set) 입력에 따라 출력 Q와 Q'의 상태가 결정되며, NAND gate로 구성된 경우 입력 논리가 반전됩니다. Enable 신호를 추가하면 특정 시간에만 입력을 받아들일 수 있습니다. 실험에서 진리표와 타이밍 다이어그램을 통해 각 입력 조합에 따른 출력 변화를 관찰했습니다. 2. D-Latch D-Latch는 NOR gate, AND gat...2025.11.16
-
한양대 Decoder & Encoder2025.05.041. 디코더 (Decoder) 디코더는 복호기라는 뜻으로, 2진수로 되어 있는 데이터를 복원시키는 논리 회로입니다. n개의 입력과 2^n개의 출력으로 구성되어 있으며, 명령어의 address를 해독할 때 주로 사용되고 복호화 작업을 수행하는 목적을 지니고 있습니다. 활성화 신호 (Enable Signal)을 갖는 디코더의 경우, 활성화 신호 EN이 0일 때 두 입력값에 무관하게 0 값을 출력하며, EN'일 때는 EN의 역 값으로 1일 때 0을 출력합니다. 대표적인 디코더 소자로는 74LS139 (1-of-4 Decoder)와 74L...2025.05.04
1 / 5
