1. 연산증폭기(OP-AMP)의 기본 원리 연산증폭기는 2개의 입력단자와 1개의 출력단자를 가지며, 두 입력단자 전압의 차이를 증폭하는 소자입니다. 이상적인 연산증폭기는 무한대의 전압이득, 무한대의 대역폭, 무한대의 입력임피던스, 0의 입력전류, 0의 출력임피던스를 가집니다. 연산증폭기를 이용하여 반전증폭기, 비반전증폭기, 가산기, 감산기 등 다양한 회로를 구성할 수 있습니다. 2. 반전증폭기와 비반전증폭기 반전증폭기는 출력신호의 위상을 반전시키며 전압이득은 -R2/R1입니다. 실험결과 ±5% 정도의 오차범위 내에서 이론값과 일치했...