총 127개
-
한양대 Verilog HDL 12025.05.041. Verilog HDL Verilog는 IEEE 1364로 표준화된 전자회로 및 시스템에 사용되는 하드웨어 기술 언어입니다. VHDL과 다르게 순차적으로 작동하지 않고 clock에 따라 동시 동작하기 때문에 동시성을 표현할 수 있습니다. Verilog HDL은 Behavioral, Data flow, Structural 레벨로 나뉘며 각각 장단점이 있어 목적에 맞게 사용해야 합니다. 2. AND Gate AND gate의 Verilog 코드를 작성하고 시뮬레이션을 통해 입출력 값이 AND gate의 Truth table과 일치하...2025.05.04
-
Verilog HDL을 이용한 AND Gate 설계 및 FPGA 구현2025.11.121. Verilog HDL Verilog HDL은 FPGA나 집적회로 등의 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어로, IEEE 1364로 표준화되어 있습니다. 회로 설계, 검증, 구현 등의 용도로 사용 가능하며, 회로도 작성 대신 언어적 형태로 전자회로의 기능을 구성합니다. Module 단위로 설계되며, Synthesis 부분과 Test bench로 구성되어 있습니다. 2. HDL 설계 레벨 HDL 설계는 세 가지 레벨로 구분됩니다. Behavioral level은 진리표와 같이 case를 이용하여 회로의 동작을 정확하...2025.11.12
-
한양대 Verilog HDL 32025.05.041. Verilog HDL 이 프레젠테이션은 Verilog HDL의 Blocking과 Non-Blocking 구문에 대해 설명하고 있습니다. Blocking 구문은 순차적으로 실행되는 반면, Non-Blocking 구문은 동시에 실행됩니다. 이번 실험에서는 Non-Blocking 구문을 사용하여 60초 기준으로 1초마다 FPGA Starter Kit가 변하는 Verilog 코드를 설계하고 실행해보았습니다. 7-segment decoder, Multiple digit 7-segments, 60second clock 모듈을 구현하고 이...2025.05.04
-
한양대 Verilog HDL 22025.05.041. Verilog HDL Verilog HDL (Hardware Description Language)은 IEEE 1364에서 표준화된 전자회로 및 시스템에 사용되는 하드웨어 기술 언어입니다. Verilog는 CLK에 따라 동시동작 하므로 동시성을 표현할 수 있고, 컴파일 과정이 기존의 프로그래밍언어와는 다르지만 기본적인 문법은 C언어와 유사합니다. 2. Half Adder (HA) Half Adder (HA)는 기본적인 덧셈 연산을 하는 장치로, 입력 2개와 출력 2개의 구조를 띄고 있습니다. 출력은 Carry와 Sum으로 나타...2025.05.04
-
이상지질혈증의 약제별 치료와 CETP 억제제2025.05.051. 이상지질혈증의 분류와 치료 목표 이상지질혈증은 고콜레스테롤혈증, 고중성지방혈증, 저HDL 콜레스테롤혈증 및 복합형 이상지질혈증으로 분류되며, 개별 환자의 위험도와 LDL 콜레스테롤 수치에 따라 치료 계획을 설정합니다. 기본적인 치료계획의 목표는 일차적 목표가 LDL-C의 수치 감소이고, 이차적 목표가 비 HDL-C 수치의 감소입니다. 2. 이상지질혈증 치료 알고리즘 먼저 심혈관질환 위험도를 평가한 뒤 위험군을 나누고 일차 선택약인 스타틴을 투여합니다. 목표 LDL에 도달했으면 추가적 이상 반응 평가를 통해 현재 치료 유지를 하...2025.05.05
-
콜레스테롤에 대해 알아보자2025.05.101. 콜레스테롤 콜레스테롤은 여러분 몸의 세포에서 발견되는 왁스 같은 지방 같은 물질입니다. 그것은 세포막의 필수적인 구성 요소이고 다양한 신체 기능에 결정적인 역할을 합니다. 콜레스테롤이 종종 부정적인 건강 결과와 관련이 있지만, 실제로 인간의 몸이 제대로 기능하기 위해 필요합니다. 2. 건강한 콜레스테롤 콜레스테롤에는 두 가지 주요 유형이 있습니다: 저밀도 지단백 콜레스테롤(LDL)과 고밀도 지단백 콜레스테롤(HDL). LDL 콜레스테롤은 종종 '나쁜' 콜레스테롤로 언급되는데, 높은 수치는 동맥에서 플라크의 형성에 기여하여 아테...2025.05.10
-
성인간호학실습 워드클래스- 간기능검사, 지질검사2025.01.291. 간기능검사 간기능검사(Liver function test)는 간에서 생산, 배설되거나 간 손상에 의해 영향을 받는 효소나 단백질 등을 측정하여 간의 손상이나 이상여부를 발견하고 평가하기 위해 시행됩니다. 주요 검사 항목으로는 ALT, ALP, AST, 빌리루빈, 알부민, 총 단백질, GGT, LDH, PT 등이 있으며, 황달, 소양증, 복통, 식욕감퇴, 피로함을 호소하거나 간염 바이러스 노출, 알코올중독, 장기적인 약물 복용, 간질환 가족력 등의 위험요인이 있는 경우 검사를 시행합니다. 검사 결과 해석 시 각 항목의 정상범위와...2025.01.29
-
대사증후군(metabolic syndrome)의 진단 기준2025.01.031. 대사증후군 대사증후군은 현대 사회에서 보편적으로 발생하는 대사 이상을 포괄하는 질환으로서, 비만, 고혈압, 고혈당, 고중성지방혈증, 그리고 낮은 HDL 콜레스테롤 등 다양한 요소들이 복합적으로 나타나는 상태를 말합니다. 이 질환은 각각의 요소들이 서로 상호 작용하며 심혈관 질환, 당뇨병, 협심증 등의 심각한 질환과 연관이 있습니다. 따라서, 이 질환은 우리의 건강에 많은 위험을 안고 있으며, 그 중요성을 인지하고 적절한 관리를 통해 이를 예방하는 것이 필요합니다. 2. 대사증후군 진단 기준 대사증후군의 진단에는 다양한 기준이 ...2025.01.03
-
[A+, 에리카] 2021-1학기 논리설계및실험 Verilog HDL 3 실험결과보고서2025.05.011. Verilog HDL Verilog HDL은 FPGA나 집적회로 등의 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어입니다. IEEE 1364로 표준화되어 있으며 회로 설계, 검증, 구현 등의 용도로 사용할 수 있습니다. Verilog HDL을 사용하면 회로도 작성 대신 언어적인 형태로 전자회로의 기능을 구성할 수 있습니다. 회로를 구성하는 Synthesis 부분과 회로의 동작을 가상으로 시험하는 Test bench로 구성되어 있습니다. 주로 Data Flow level과 Structural level을 이용한 설계를 사용...2025.05.01
-
영양판정 혈액분리 레포트 생화학적 검사 중 혈액검사/ 철, 혈당, 총 콜레스테롤, HDL-콜레스테롤, 중성지방2025.01.141. 철 영양상태 판정 실험을 통해 헤모글로빈과 헤마토크리트 수치를 측정하여 철 영양상태를 평가하였다. 헤모글로빈 수치 14.3g/dL, 헤마토크리트 수치 43%로 정상 범위에 있음을 확인하였다. 또한 MCHC 수치도 정상 범위에 있어 철 영양상태가 양호한 것으로 나타났다. 2. 혈당 분석 공복 12시간 후 혈당을 측정한 결과 101mg/dL로 '공복 혈당 장애'가 의심되었다. 신체 상태에 따라 공복 혈당이 높게 나올 수 있으므로 안정을 취한 후 다른 날 다시 검사하여 확인할 것을 권장하였다. 3. 총 콜레스테롤 측정 총 콜레스테롤...2025.01.14
1 / 13
