총 5개
-
응전실1_ADDA컨버터응용전기회로_결과보고서2025.01.131. 전압 가산형 D/A 변환기 실험 과정에서 7490 카운터소자를 이용하여 전압 가산형 D/A 변환기 실험을 진행하였다. 실험 결과 계단형으로 파형이 반복적으로 잘 나타났다. 예비보고서에서 실행한 시뮬레이션에서는 계단 파형이 총 16개가 반복되는 모양이었지만, 실제 실험에서는 계단 파형이 총 10개로 나타났다. 이는 실제 실험에서 7490 카운터를 사용했기 때문이다. 7490 카운터는 10진 카운터를 할 수 있으며, 내부에 2진 카운터와 5진 카운터가 있기 때문에 2진 카운터의 출력을 5진 카운터의 clock에 입력하면 결과적으로...2025.01.13
-
AD/DA 컨버터 응용전기회로 실험 결과보고서2025.11.141. A/D 및 D/A 변환기 A/D 변환기와 D/A 변환기의 원리와 동작을 이해하고 기본적인 A/D, D/A 변환기 회로를 학습한다. 이 실험에서는 NE555 타이머와 7490 카운터를 이용하여 D/A 변환기를 구성하고, 7490 카운터에서 나온 이산신호를 적절한 저항값으로 연결하여 D/A 변환기를 구현할 수 있음을 확인한다. 출력 전압은 계단함수 형태로 0V부터 시작하여 일정한 간격으로 상승하며, 10진 카운팅 후 다시 0V로 초기화된다. 2. 7490 카운터 및 JK 플립플롭 7490 IC는 내부에 4개의 JK 플립플롭으로 구...2025.11.14
-
십진 계수기(BCD Counter) 실험 보고서2025.11.161. BCD(Binary-Coded-Decimal) 계수기 BCD 계수기는 이진 부호화 십진수 체계를 사용하는 디지털 계수 장치입니다. 본 실험에서는 JK 플립플롭과 NAND 게이트를 사용하여 십진 계수기를 구성하고, 클록 신호의 증가에 따른 출력 변화를 관찰했습니다. L1, L2, L3, L4 출력이 0부터 9까지 순환하며, 10주기마다 초기화되는 특성을 확인했습니다. 2. TTL IC 7490을 이용한 십진 계수기 설계 TTL IC 7490은 내부에 이진 계수기와 5진 계수기를 포함하고 있으며, 이 둘을 조합하면 10진 계수기가...2025.11.16
-
[논리회로실험] 실험8. Counter 결과보고서2025.05.051. 비동기식 2단 2진 카운터 실험 1에서는 비동기식 2단 2진 카운터를 설계하였다. 비동기식 카운터는 CLK 값이 첫 번째 플립플롭에만 인가되는 회로이기 때문에 그 다음 플립플롭의 클럭 입력값은 앞 단의 플립플롭의 출력값으로 인가된다. 실험결과 첫 번째 플립플롭은 J=K=1인 상태로 클럭펄스가 들어올 때마다 전 출력 값의 toggle 값이 출력되며 첫 번째 단의 출력이 Falling일 때 두 번째 단의 출력 값이 정해지는 방식이었다. 이 값들을 AND Gate에 넣어 다이오드로 출력을 확인했을 때 A'B', AB', A'B, A...2025.05.05
-
ALUs (Arithmetic logic units)를 이용한 다기능 디지털 시계 설계2025.05.101. 디지털 시계 디지털 시계의 핵심 기능은 정확한 시간 표시, 시간 측정, 시간 설정 및 알람 기능입니다. 이 프로젝트에서는 7 segment와 다양한 기본 소자들(and gate, 스위치, 10진 카운터와 6진 카운터, 555 타이머, 4020 등)을 사용하여 시/분/초 표시, 시간 변경, 디지털 스탑워치, 디지털 타이머 기능을 구현하였습니다. 카운터 회로, 발진 회로, 디코더 회로 등을 활용하여 각 기능을 구현하였고, 시뮬레이션과 실제 제작을 통해 성능을 검증하였습니다. 2. 디지털 스탑워치 디지털 스탑워치 구현을 위해 555...2025.05.10