총 14개
-
에러 검출 기법 4가지(패리티비트, 블록합, CRC, 체크섬)의 비교 및 에러 검출코드 생성2025.05.021. 에러 검출 기법 비교 에러 검출 기법에는 패리티 검사, 블록 합 검사, 순환 중복 검사(CRC), 체크섬 검사(검사합 검사) 등 4가지가 있다. 각 기법의 장단점을 비교하면, 패리티 검사는 간단하지만 오류 검출 능력이 약하고, 블록 합 검사는 1비트 오류나 짝수 개의 오류 검출이 가능하지만 복잡하다. CRC는 데이터 신뢰도가 높고 오버헤드가 작으며 다양한 오류 검출에 뛰어나지만 오류 위치 정정은 할 수 없다. 체크섬 검사는 구현이 쉽고 빠르지만 단일비트 오류 검출에 약하다. 2. 에러 검출 코드 생성 주어진 데이터 비트열 10...2025.05.02
-
홍익대학교 디지털논리실험및설계 2주차 예비보고서 A+2025.05.041. NAND 게이트 NAND 게이트 7400은 AND 게이트의 출력을 반전시킨 것으로, 입력이 모두 1일 때만 출력이 0이 됩니다. 이 게이트는 다양한 논리 회로를 구현하는 데 사용될 수 있습니다. 2. NOR 게이트 NOR 게이트 7402는 OR 게이트의 출력을 반전시킨 것으로, 입력이 모두 0일 때만 출력이 1이 됩니다. 이 게이트 역시 다양한 논리 회로를 구현하는 데 사용될 수 있습니다. 3. XOR 게이트 XOR 게이트 7486은 서로 다른 입력이 들어왔을 때만 출력이 1이 되는 게이트입니다. 이 게이트는 패리티 검사 회로...2025.05.04
-
코드 해석, 병렬 패리티, ASCII코드, BCD코드2025.05.061. ASCII 코드 ASCII(American Standard Code for Information Interchange) 코드는 미국 국립 표준 연구소(ANSI: American National Standard Institute)가 재정한 정보 교환용 미국 표준 코드이며 3비트 존(zone)과 4비트 디지트(digit)에 1비트의 패리티 비트를 추가하여 만든 8비트 코드이며, 0~127까지 128가지 문자를 표현한다. 2. 패리티 비트 패리티 비트는 데이터 전송 과정에 오류가 있는지를 검사하기 위한 추가 비트다. 정보의 전달 과...2025.05.06
-
[논리설계] 연습문제 2장 풀이2025.04.281. 1의 보수와 2의 보수 연습문제 2.15에서는 4비트 길이의 1의 보수와 2의 보수를 구하는 문제가 제시되었습니다. 1의 보수는 각 비트를 반대로 바꾸어 구하며, 2의 보수는 1의 보수에 1을 더하여 구합니다. 연습문제 2.16에서는 8비트 길이의 1의 보수와 2의 보수를 구하는 문제가 제시되었습니다. 2. 2의 보수 덧셈을 이용한 산술 연산 연습문제 2.20에서는 2의 보수 덧셈을 이용하여 5비트 길이의 산술 연산을 수행하는 문제가 제시되었습니다. 2의 보수 덧셈을 통해 양수와 음수의 덧셈을 수행할 수 있습니다. 연습문제 2...2025.04.28
-
디지털공학개론-컴퓨터의 음수 표현 방법과 해밍 코드2025.05.121. 컴퓨터에서 음수 표현 방법 컴퓨터에서는 0과 1의 2진법 체계를 사용하므로, 실제로는 양의 정수뿐만 아니라 음의 정수도 표현해야 합니다. 컴퓨터에서 음수를 표현하는 방법에는 부호-크기 표현법, 1의 보수 표현법, 2의 보수 표현법이 있습니다. 각 방법의 장단점을 살펴보면, 부호-크기 표현법은 구현이 간단하지만 덧셈과 뺄셈이 복잡하고 0의 표현이 두 가지로 나뉘어져 있어 오류 가능성이 있습니다. 1의 보수 표현법은 덧셈과 뺄셈이 간단하지만 0의 표현이 두 가지로 나뉘어져 있어 오류 가능성이 있습니다. 2의 보수 표현법은 덧셈과 ...2025.05.12
-
논리회로설계실험 2주차 XNOR gate 설계2025.05.151. XNOR Gate 이번 실험의 목적은 Truth table과 Boolean expression으로 나타내고 Verilog 코드를 구현하는 3가지 방식인 Behavioral modeling, Gate-level modeling, Dataflow modeling을 이용하여 XNOR gate를 구현하는 것이다. XNOR gate는 A와 B가 서로 같은 값일 때 TRUE, 즉 1을 Output으로 출력한다. Boolean expression으로는 A⊙B = AB + A'B'로 나타낼 수 있다. 3가지 모델링 방식으로 XNOR gate...2025.05.15
-
중앙대학교 아날로그및디지털회로 예비보고서72025.01.201. NAND 게이트 NAND 게이트의 동작을 분석하였습니다. 위상차가 0도일 때, 입력 신호가 모두 Low일 때 출력이 High가 되고, 입력 신호가 모두 High일 때 출력이 Low가 되는 것을 확인하였습니다. 위상차가 C도일 때와 180도일 때도 분석하였으며, 입력 신호 중 하나가 Low이면 출력이 High가 되는 것을 확인하였습니다. 이를 바탕으로 NAND 게이트의 진리표를 작성하였습니다. 2. NOR 게이트 NOR 게이트의 동작을 분석하였습니다. 위상차가 0도일 때, 입력 신호가 모두 Low일 때 출력이 High가 되고, ...2025.01.20
-
홍익대_디지털논리회로실험_2주차 예비보고서_A+2025.01.151. NAND 7400 게이트 NAND 게이트는 AND 게이트 값에 NOT 게이트를 한번 더 통과시킨 값이 아웃풋으로 나오기 때문에 A, B 모두 1일 때만 X가 0이고 그 이외의 경우에는 X는 1이다. 2. NOR 7402 게이트 NOR 게이트는 OR 게이트 값에 NOT 게이트를 한번 더 통과시킨 값이 아웃풋으로 나오기 때문에 A, B 모두 0일 때만 X가 1이고 그 이외의 경우에는 X는 0이다. 3. XOR 7486 게이트 XOR 게이트는 입력값이 같을 때는 아웃풋이 0이고 입력값이 다를 때는 아웃풋이 1이므로 A=B인 1번째,...2025.01.15
-
광운대학교 전기공학실험 실험6. 논리조합회로의 설계 예비레포트2024.12.311. 논리회로의 단순화 논리게이트의 조합을 통해 복잡한 논리적 함수관계를 구현할 수 있다. 진리표, 부울대수, 논리회로도를 사용하여 논리회로를 표현할 수 있으며, 이 세 가지 방법은 서로 1:1 대응관계가 있다. 논리회로를 설계할 때는 진리표를 작성하고, 이를 논리식으로 표현한 뒤 부울대수 법칙을 적용하여 단순화하는 과정을 거친다. Karnaugh-map(K-map)을 활용하면 논리식을 더욱 효율적으로 단순화할 수 있다. 2. Karnaugh-map을 통한 논리회로 단순화 Karnaugh-map(K-map)은 진리표를 2차원적으로 ...2024.12.31
-
디지털논리회로 (논리 게이트)2025.01.091. 논리 게이트의 기본 개념 논리 게이트는 디지털 회로에서 가장 기본적인 구성 요소로, 논리 연산을 수행하는 하드웨어나 소프트웨어를 의미한다. 논리 게이트는 불리언 논리를 기반으로 입력 신호에 따라 출력 신호를 결정하는 역할을 한다. 디지털 논리 게이트는 이진 데이터 0과 1을 처리하는데 사용된다. 2. 논리 게이트의 종류 논리 게이트는 기본 논리 게이트(BUFFER, NOT, AND, OR)와 확장 논리 게이트(NAND, NOR, XOR, XNOR)로 구분된다. 이들은 각각 특정 논리 연산을 수행하며, 논리 입력이 전제된 논리 ...2025.01.09
1 / 2
