총 15개
-
Semiconductor Device and Design - 122025.05.101. Chip Floor Plan 칩 레이아웃 프로세스의 일부로, 블록의 배치를 다룹니다. 주요 고려사항은 노이즈 영향 최소화, 배선 단순화, 칩 면적 최소화 등입니다. 아날로그와 디지털 전원을 분리하고, 직접 커패시턴스 커플링, 기판을 통한 커플링, 전원 공급을 통한 커플링 등 다양한 노이즈 커플링 메커니즘을 관리해야 합니다. 2. Block-based Design (BDD) BDD는 RTL/행동 수준에서 주요 구성 요소를 모델링하는 방식입니다. 처리 속도 향상을 위해 코어 기반 설계 개념을 활용해야 합니다. 배열 레이아웃, 단일...2025.05.10
-
디지털집적회로설계 NOR/OR 게이트 레이아웃 설계 및 시뮬레이션2025.11.151. NOR 게이트 레이아웃 설계 NOR 게이트는 트랜지스터 레벨에 따라 설계되었으며, SP 파일을 수정하여 구현되었다. 시뮬레이션 파형 분석을 통해 입력 신호(InA, InB)에 따른 출력(OUTPUT)을 확인하였고, 레이아웃 추출 후 파형이 정상적으로 작동함을 검증했다. 이 과정에서 트랜지스터 배치와 연결 구조의 이해가 중요하며, 정확한 논리 동작을 확인할 수 있었다. 2. OR 게이트 레이아웃 구현 OR 게이트는 NOR 게이트와 인버터(INVERTER)를 조합하여 구현되었다. 두 회로의 레이아웃을 통합하여 설계하였고, 입력 신...2025.11.15
-
디지털집적회로설계 실습 2주차 보고서2025.11.131. NMOS 레이아웃 설계 Magic layout 도구를 사용하여 NMOS 트랜지스터를 설계한다. n-diffusion(초록색)을 21x8 크기로 생성하고, ndc(하늘색) 8x8을 양 끝에 배치한다. 빨간색 poly silicon을 중앙에 배치하여 위아래로 4칸이 나오도록 구성한다. DRC(Design Rule Check)를 통해 설계 규칙 준수 여부를 확인한다. 2. PMOS 레이아웃 설계 PMOS 트랜지스터는 p-diffusion(주황색)을 21x8 크기로 배치하고, pdc(파란색) 8x8을 양쪽 끝에 배치한다. Poly를 ...2025.11.13
-
디지털집적회로설계 14주차 실습: 4-Bit RCA with D-FF2025.11.161. D-Flip Flop (D-FF) 설계 Positive edge-triggered D-FF를 트랜지스터 레벨에서 설계하고 레이아웃을 구성했다. 전송 게이트 방식을 채택하여 트랜지스터를 효율적으로 사용했으며, SPICE 추출 후 시뮬레이션을 통해 동작을 검증했다. Delay(trise, tfall, tpdr, tpdf), Area, Power Consumption을 측정하여 성능을 평가했다. 2. 4-Bit Ripple Carry Adder (RCA) 구현 CMOS Full Adder를 기반으로 4-bit RCA를 구성했다. 각...2025.11.16
-
디지털집적회로설계 실습: 기본 논리게이트 시뮬레이션2025.11.151. INVERTER (인버터) 인버터는 입력 신호를 반전시키는 기본 논리게이트이다. 실습에서 pulse 파형의 입력 신호를 사용하여 시뮬레이션을 수행했으며, 결과 그래프에서 입력과 출력 신호가 정반대의 값을 가지는 것을 확인하여 제대로 구현되었음을 검증했다. 2. NAND 게이트 NAND 게이트는 두 입력 신호가 모두 1일 때만 출력이 0이 되고, 나머지 모든 경우에 출력이 1이 되는 논리게이트이다. 실습에서 INA, INB 입력에 대한 OUT 출력을 분석하여 NAND 게이트의 동작 원리를 파형 그래프로 확인했다. 3. AND 게...2025.11.15
-
디지털집적회로설계 12주차 Full Adder 레이아웃 설계 및 시뮬레이션2025.11.161. Static CMOS Full Adder 설계 Static CMOS Full Adder는 12개의 PMOS, 12개의 NMOS, 2개의 Inverter로 구성된 총 28개의 트랜지스터로 이루어진 회로이다. P/N Ratio를 고려하여 ndc와 pdc의 크기를 설정하였으며, (A+B)*Cin은 2의 크기로 ndc 16칸, pdc 32칸으로 설계하였다. SUM 출력의 경우 ((A+B+Cin)*Cin)은 ndc 16칙, pdc 32칸으로, Cin*A*B는 ndc 24칸, pdc 48칸으로 구성하였다. 2. Subcell을 이용한 F...2025.11.16
-
SOC(software on chip) 조사하시오2025.01.121. SOC(System on Chip) SOC(System on Chip)은 하나의 칩에 컴퓨터 시스템의 대부분 또는 모든 구성 요소를 통합하는 반도체입니다. CPU, GPU, 메모리, 인터페이스 등 다양한 기능을 가진 블록들이 하나의 칩에 집적되어 있어 크기가 작고 전력 소비가 적으며 저렴한 가격으로 생산될 수 있다는 장점이 있습니다. 최근 스마트폰, 태블릿, 사물 인터넷(IoT) 기기 등 모바일 및 임베디드 시장의 성장과 함께 SOC 기술 또한 빠르게 발전하고 있습니다. 2. SOC의 역사 SOC는 1980년대에 처음 등장했습...2025.01.12
-
인하대학교 집적회로 설계 학습자료2025.11.131. 집적회로(IC) 설계 집적회로 설계는 반도체 칩 위에 수많은 전자 부품을 집적하여 복잡한 기능을 수행하도록 설계하는 공학 분야입니다. 회로 설계, 레이아웃, 검증 등의 단계를 거쳐 최종 제품이 완성되며, 현대 전자기기의 핵심 기술입니다. 2. 반도체 공정 반도체 공정은 실리콘 웨이퍼 위에 트랜지스터와 배선을 형성하는 제조 과정입니다. 포토리소그래피, 식각, 증착 등 다양한 공정 기술을 통해 미세한 패턴을 형성하며, 공정 기술의 발전이 칩의 성능과 집적도를 결정합니다. 3. 디지털 회로 설계 디지털 회로 설계는 논리 게이트와 플...2025.11.13
-
인하대 VLSI 설계 2주차 CMOS Process flow diagram 등 이론 수업 과제2025.05.031. CMOS Process flow diagram CMOS Process flow diagram을 다시 그려보고 설명하였습니다. CMOS 공정 흐름도를 통해 실리콘 칩 제조 과정을 자세히 살펴보았습니다. 모래에서 실리콘을 추출하고 잉곳을 만들어 웨이퍼를 제작하는 과정부터 포토리소그래피, 이온 주입, 에칭, 게이트 형성, 금속 증착 등 복잡한 공정 단계를 거쳐 최종적으로 완성된 프로세서를 만드는 과정을 이해할 수 있었습니다. 2. Intel 온라인 마이크로프로세서 박물관 Intel 온라인 마이크로프로세서 박물관을 방문하여 실리콘 칩...2025.05.03
-
인하대 VLSI 설계 2주차 inverter2025.05.031. Inverter 회로의 개념 Inverter 회로는 입력이 0일 때 출력으로 1이 출력되고 입력이 1이면 출력으로 0을 출력하는 회로를 말한다. CMOS Inverter 회로는 VDD에 PMOS, GROUND에 NMOS가 연결되어 있으며, 입력 신호가 1일 때 PMOS는 OFF, NMOS는 ON이 되어 출력 단자 Y가 VDD와 차단되고 GND와 연결되어 0의 값을 출력하며, 입력 신호가 0일 때 PMOS는 ON, NMOS는 OFF가 되어 출력 단자 Y가 VDD와 연결되고 GND와 차단되어 1의 값을 출력한다. 2. Invert...2025.05.03
1 / 2
