총 89개
-
전자회로설계 및 실습10_설계 실습10. Oscillator 설계_결과보고서2025.01.221. Op-Amp를 이용한 Oscillator 설계 본 실습에서는 Op-Amp를 이용한 Oscillator (신호발생기)를 설계 및 측정하여 positive feedback의 개념을 파악하고, 피드백 회로의 신호 파형에 대해 학습하였습니다. 설계한 Oscillator 회로를 구현하고 파형을 측정하여 PSPICE 시뮬레이션 결과와 비교하였습니다. 또한 RC 값의 변화에 따른 Oscillator의 특성을 확인하였습니다. 측정 결과, 전압 임계값 VTH, VTL에서 약 10% 정도의 오차가 발생하였지만, 주기 T와 주파수 f 계산 시 오...2025.01.22
-
중앙대학교 전기회로 설계실습 예비보고서 10. RLC 회로의 과도응답 및 정상상태응답2025.04.291. RLC 직렬회로의 공진주파수 및 진동주파수 계산 RLC 직렬회로에서 공진주파수(ωo)와 진동주파수(ωd)를 계산하는 방법을 설명하였습니다. R = 500 Ω, L = 10 mH, C = 0.01 μF인 경우 ωo = 15915 Hz, ωd = 15914 Hz로 계산되었습니다. 2. RLC 회로의 과도응답 시뮬레이션 RLC 직렬회로에 0 ~ 1 V, 1 kHz, 듀티 사이클 50%의 사각파 입력을 인가했을 때의 과도응답을 PSpice 시뮬레이션으로 확인하였습니다. 부족감쇠(under-damped) 응답이 나타났습니다. 3. RL...2025.04.29
-
전기회로설계 및 실습_설계 실습10. RLC회로의 과도응답 및 정상상태응답_결과보고서2025.01.211. RLC 회로의 과도응답 및 정상상태응답 RLC 회로에서 전압의 값에 따라 감쇠 상수와 공진주파수의 값이 달라지고, 감쇠 상수와 공진주파수의 대소 관계에 따라 과감쇠, 임계감쇠, 부족감쇠의 3가지 다른 회로 응답이 나오는 것을 확인했습니다. 또한 각 회로 응답에서 측정 공진주파수와 이론 공진주파수를 구하고 1% 이내의 오차를 갖는 것을 확인했습니다. 마지막으로 저항을 제거한 LC 회로에서 공진 주파수를 측정하고 이론 값과 비교하여 1% 이내의 오차가 나오는 것을 확인했습니다. 2. RLC 회로의 감쇠 주파수 측정 RLC를 직렬로...2025.01.21
-
RLC 회로의 과도응답 및 정상상태응답 실험2025.11.151. RLC 직렬회로의 과도응답 RLC 직렬회로에서 저항, 인덕터, 커패시터의 값에 따라 부족감쇠, 과감쇠, 임계감쇠 응답이 발생한다. 공진주파수 ω₀ = 1/√(LC), 감쇠상수 α = R/2L, 진동주파수 ωd = √(ω₀² - α²)의 공식을 사용하여 회로의 특성을 분석한다. R=500Ω, L=10mH, C=0.01㎌인 경우 부족감쇠 응답이 발생하며, R=4kΩ인 경우 과감쇠 응답이 발생한다. 2. 임계감쇠 조건 및 측정 임계감쇠는 α = ω₀인 상황으로, R/2L = 1/√(LC)일 때 발생한다. L=10mH, C=0.01㎌...2025.11.15
-
연산 증폭기 실험 결과보고서2025.11.161. 연산 증폭기 (Operational Amplifier) 741 op amp를 사용하여 기본 회로를 구성하고 입력 전압에 따른 출력을 측정했다. -5V부터 5V까지의 입력에 대해 실제 입력값과 출력값을 기록하였으며, 저항값을 변경하여 실험을 반복했다. 입력과 출력의 관계를 그래프로 표현하고 증폭률(gain)을 계산하여 이론값과 비교 분석했다. 반전 입력에 입력을 가했을 때 측정 전압의 부호가 바뀌는 것을 확인했다. 2. 합산 증폭기 (Summing Amplifier) 741 op amp를 사용하여 두 개의 입력 회로를 구성했다....2025.11.16
-
슈미트 트리거 회로 특성 분석 및 정궤환 회로 실험2025.11.131. 슈미트 트리거 회로 연산증폭기를 사용한 정궤환 회로로 구성된 슈미트 트리거는 히스테리시스 특성을 가지는 비선형 회로이다. 입력 전압이 상한 임계값(V_TH)을 넘으면 출력이 +V_sat으로 스위칭하고, 하한 임계값(V_TL)을 넘으면 -V_sat으로 스위칭한다. 이러한 히스테리시스 특성으로 인해 노이즈가 포함된 입력 신호에서도 출력의 안정성을 보장할 수 있다. 저항값을 조절하여 히스테리시스 간격을 제어할 수 있으며, V_TH와 V_TL은 저항값에 비례한다. 2. 연산증폭기의 출력 스윙 범위 실제 OP-AMP 소자의 출력 스윙 ...2025.11.13
-
RLC 회로의 과도응답 및 정상상태응답 실험2025.11.141. RLC 직렬회로의 과도응답 RLC 직렬회로에서 저항, 인덕터, 커패시터의 값에 따라 과도응답 특성이 결정된다. Under-Damped 응답(ζ < 1)에서는 진동하며 감쇠하고, Over-Damped 응답(ζ > 1)에서는 진동 없이 감쇠한다. Critically Damped(ζ = 1)는 임계감쇠 상태로 가장 빠르게 정상상태에 도달한다. 감쇠비 ζ = R/(2√(L/C))로 계산되며, 회로 파라미터에 따라 응답 특성이 결정된다. 2. RLC 회로의 정상상태응답 및 임피던스 정현파 입력에 대한 RLC 회로의 정상상태응답은 임피던...2025.11.14
-
[예비보고서] 5.전압 제어 발진기 (VCO)2025.04.251. 슈미츠 회로의 특성 본 실습에서 IC로 UA741 Op amp를 이용한다. 목적은 전압제어 발진기(VCO: Voltage Controlled Oscillator)를 설계하고 전압을 이용한 발진 주파수의 제어를 확인하는 것이다. 이 때 적분기 회로에 인가되는 전압의 크기에 따라 출력 전압이 일정한 값에 도달하는 시간이 변하는 것을 이용하여 주파수를 제어한다. Large signal voltage gain 로 주어진 UA741의 반전 및 비반전 입력 단자를 virtual short로 간주할 수 있어 일반적인 적분기 회로의 구성에 ...2025.04.25
-
물리전자2 과제5: 전계효과트랜지스터 특성 분석2025.11.181. 로드라인(Load Line)과 트랜지스터 동작 로드라인은 외부 인가 전압에 대한 출력 전류값을 예측하기 위해 필요하다. E = iDR + vD 방정식과 트랜지스터의 I-V 특성곡선의 교점이 정상상태의 전류와 전압값이 된다. VG 변화에 따라 iD와 vD가 변하며, VG 증가 시 정상상태 전류는 증가하고 전압은 감소한다. 이러한 변화는 증폭계수(VD/VG 비율)로 정량화된다. 2. JFET(접합형 전계효과트랜지스터) 제어 및 핀치오프 JFET는 S, G, D 단자의 바이어싱으로 제어된다. G 단자에 양의 바이어스를 인가하면 채널...2025.11.18
-
아날로그및디지털회로설계실습 (예비)설계실습 5. 전압제어발진기 A+2025.01.291. 슈미츠 회로의 특성 실험에 사용될 IC(UA741)의 데이터시트를 참조하여 중요한 전기적 특성을 확인하였습니다. 주요 특성으로는 공급전압 범위, 입력전압 범위, 입력 오프셋 전압, 이득대역폭 곱, 출력전압 스윙 범위, 입력 저항 등이 있습니다. 이러한 특성을 고려하여 실험 설계를 해야 합니다. 2. 슈미츠 트리거 회로 설계 PSPICE 시뮬레이션을 통해 Vdd=+5V, Vth=2.5V인 슈미츠 트리거 회로를 설계하였습니다. 저항 R1과 R2의 값을 계산하여 회로를 구현하였고, DC sweep 시뮬레이션 결과 Vth가 2.5V인...2025.01.29
1 / 9
