총 102개
-
반도체 제조 공정 웨이퍼 크기와 수율2025.01.131. 웨이퍼 크기 증가의 장점 웨이퍼 크기를 키우면 한 장의 웨이퍼에서 더 많은 칩을 생산할 수 있어 장비 당 생산성이 증가하고 공정 비용과 시간을 줄일 수 있다. 또한 웨이퍼 모서리 부분의 칩 비율이 증가하여 생산성이 향상되며, 장비에 노출되는 정도가 같은 칩이 많아져 유사한 성능의 칩이 많이 생산된다. 2. 웨이퍼 크기 증가의 어려움 웨이퍼 크기를 12인치에서 18인치로 늘리는 것은 기술적 문제와 진영 간 갈등으로 인해 아직 진행되지 못하고 있다. 18인치 웨이퍼를 위한 새로운 장비 개발과 기존 라인 교체, 웨이퍼 열적 안정성 ...2025.01.13
-
MOSCAP 기술기획 및 웨이퍼 분할 보고서2025.12.201. MOSCAP 구조 설계 TaN / SiO₂(1.0 nm) / Al₂O₃(1.6 nm) / SiB(0.1)Al(0.3)O(2.392) (5.5 nm) / Al₂O₃(1.6 nm) / SiO₂(2.3 nm) / Si 다층 구조로 구성된 MOSCAP 기술. 산소 결핍 δ = 8%를 가지며 높은 트랩 에너지(Et_eff ≈ 2.60 eV)를 기대할 수 있도록 설계되어 장기 보유형 메모리 특성을 제공한다. 2. 데이터 보유 시간 예측 150°C 기준으로 터널 SiO₂ 2.3 nm 조건에서 누설, SILC, RTN 누적을 고려한 보유 시...2025.12.20
-
MOSCAP 기술기획 및 웨이퍼 분할 보고서2025.12.201. MOSCAP 구조 설계 고보유·저전압 MOSCAP 구조는 Metal/SiO₂/Al₂O₃/HFzByOₓ/Al₂O₃/SiO₂/Si 스택으로 구성되며, 고유전율 Hf 기반 복합층에 F·B 소량 도핑으로 깊은 트랩(Et_eff≈2.8–2.9eV)을 형성한다. Al₂O₃ 듀얼 배리어층으로 누설을 억제하고 대칭 전계를 설계하여 저전압(±3.5–4.0V) 구동으로 DRAM급 속도를 확보한다. 2. 전기적 성능 특성 READ 속도는 15–35 ns의 DRAM급 성능을 달성하며, PROG/ERASE 시간은 0.3–0.8 µs/스텝이다. 85°...2025.12.20
-
MOSCAP 비휘발성 메모리 기술기획 및 웨이퍼 분할 보고서2025.12.201. MOSCAP 소자 구조 및 동작 원리 본 MOSCAP(Metal-Oxide-Semiconductor Capacitor) 소자는 트랩 기반의 비휘발성 메모리 구조로, Metal/SiO₂(1.0nm)/Al₂O₃(1.8nm, 블로킹)/SiBAlOx(5nm)/Al₂O₃(1.8nm)/SiO₂(2.2nm, 터널)/Si 적층으로 구성된다. SiBAlOx 트랩층 내 깊은 트랩(Et_eff 2.1-2.4eV)에 전하를 저장하며, 상부/하부 Al₂O₃는 블로킹/배리어 역할을 수행한다. 프로그램/소거는 Verify-While-Program(VWP...2025.12.20
-
반도체 공정 전체 프로세스 가이드2025.12.191. 웨이퍼 제조 반도체 공정의 첫 단계로 모래(SiO2)에서 시작하여 순도 99.99999%의 고순도 실리콘을 만드는 과정입니다. 모래와 탄소를 반응시켜 규소를 추출하고, 실란가스를 거쳐 폴리실리콘으로 정제합니다. CZ법을 이용해 단결정 잉곳을 성장시킨 후, 슬라이싱, 연마, 세척 등의 가공을 거쳐 최종 웨이퍼를 완성합니다. 이 과정에서 RCA 세정, CMP 등 정밀한 공정이 필요합니다. 2. 산화 및 포토 공정 웨이퍼 위에 절연층을 형성하고 회로 패턴을 새기는 공정입니다. 건식산화로 얇은 게이트 산화막을, 습식산화로 두꺼운 보호...2025.12.19
-
반도체 8대 공정 정리2025.01.161. 웨이퍼 제조 반도체 웨이퍼 제조 공정은 다결정 실리콘을 석영 도가니에 채워 넣는 폴리실리콘 스태킹 공정부터 시작하여, 잉곳 성장, 와이어 쏘잉, 에지 그라인딩, 래핑, 식각, 폴리싱 등 총 15개의 세부 공정으로 이루어져 있다. 이 과정을 통해 실리콘 웨이퍼를 제조하고 청정도와 평탄도를 확보한다. 2. 산화 공정 산화 공정은 실리콘 웨이퍼 표면에 산화막을 형성하는 공정으로, 열산화 방식과 화학적 증착 방식이 있다. 열산화 공정은 웨이퍼 클리닝, 열산화, 두께 검사 등의 단계로 진행된다. 산화막은 소자 간 절연, 게이트 절연막,...2025.01.16
-
포토리소그래피와 식각 공정을 이용한 미세패턴 제작2025.11.171. 포토리소그래피(Photolithography) 빛을 이용한 기판 인쇄를 통해 회로 패턴을 제조하는 방법입니다. 감광성 화학물질인 PR(Photo Resist)을 웨이퍼에 코팅한 후 마스크를 통해 빛을 조사하여 원하는 패턴을 새깁니다. Vapor prime, PR coating, soft bake, exposure, develop, hard bake의 단계를 거쳐 진행되며, positive PR과 negative PR의 두 가지 종류가 있습니다. Positive PR은 빛을 받은 부분이 제거되고, negative PR은 빛을 받...2025.11.17
-
나노반도체 IGZO TFT 제작 공정 실험2025.11.151. Gate via Patterning IGZO TFT 제작의 첫 번째 단계로, 게이트 전극으로 사용할 Si를 측정에서 접촉할 수 있도록 만드는 공정입니다. 웨이퍼 세척 후 포토리소그래피를 통해 원하는 패턴을 형성합니다. 기판의 유기물과 불순물을 제거하고, 산소플라즈마로 표면 반응성을 향상시킨 후, 포지티브 포토레지스트를 코팅하고 마스크를 이용한 노광 공정을 거칩니다. 2. Wafer Cleaning 반도체 기판 표면의 유기물, 불순물, 금속이온 등을 제거하는 전처리 공정입니다. 아세톤과 이소프로필알코올을 이용한 초음파 세척으로 ...2025.11.15
-
반도체 취업] 8대공정 간단 정리 및 추가 개념 상세 설명2025.01.181. 반도체 제조 공정 반도체 제조 공정은 크게 웨이퍼 제조, 전공정, 후공정으로 나뉩니다. 웨이퍼 제조 공정에서는 실리콘 웨이퍼를 만들고, 전공정에서는 웨이퍼 위에 회로를 형성하며, 후공정에서는 테스트와 패키징을 진행합니다. 8대 핵심 공정은 산화, 포토, 식각, 박막증착, 금속배선, 전기적 테스트, 패키징 등입니다. 각 공정에서는 다양한 기술이 활용되며, 최근 EUV 리소그래피, ALD 등의 기술이 도입되고 있습니다. 2. 포토리소그래피 공정 포토리소그래피 공정은 반도체 소자의 집적도를 높이는 핵심 공정입니다. 이 공정에서는 마...2025.01.18
-
MOSCAP 이중층 구조 기술기획 및 웨이퍼 분할 전략2025.12.201. MOSCAP 구조 설계 Metal-SiO₂-Al₂O₃-HfAlO-HfBO-Al₂O₃-SiO₂-Si로 구성된 이중 트랩층 MOSCAP 구조. SiO₂ top 1.0nm, Al₂O₃ top blocking 1.0nm, HfAlO 1.0nm, HfBO 3.8nm, Al₂O₃ mid blocking 1.0nm, SiO₂ tunnel 2.5nm의 다층 박막 구조로 설계되어 있으며, 이는 메모리 소자의 성능 향상을 목표로 함. 2. Program/Erase 동작 조건 Program 동작은 +5V/Si=0V의 FN 주입 기반으로 100~4...2025.12.20
1 / 11
