총 3개
-
디지털집적회로 NAND, NOR, XOR gate 설계도 및 DC, Transient 시뮬레이션 결과2025.04.281. NAND gate NAND gate의 pull-down 네트워크는 VA와 VB가 모두 높을 때 도통하는 직렬 NMOS 트랜지스터로 구성되며, pull-up 네트워크는 병렬 PMOS 트랜지스터로 구성됩니다. NAND gate의 효과적인 pull-up/pull-down 저항은 단위 인버터의 저항과 같아야 합니다. NMOS 트랜지스터가 직렬로 연결되어 있어 효과적인 저항이 두 배가 되므로 크기가 단위 인버터의 두 배가 되어야 합니다. PMOS의 경우 최악의 경우인 하나의 PMOS만 켜지는 것을 고려하여 단위 인버터와 같은 크기로 설...2025.04.28
-
디지털집적회로 inverter 설계도 및 시뮬레이션 결과2025.04.281. CMOS 인버터 설계 CMOS 인버터는 다른 유형의 인버터에 비해 노이즈 마진이 넓고 전력 소비가 낮아 집적 회로 설계의 기반이 되고 있습니다. 이 프로젝트에서는 CMOS 인버터를 선택하여 설계하고 시뮬레이션을 수행했습니다. PMOS와 NMOS의 크기 비율을 변경하여 스위칭 임계 전압과 전파 지연 시간을 분석했습니다. 2. DC 분석 DC 분석에서는 스위칭 임계 전압(Vs)을 계산하고 PMOS/NMOS 크기 비율에 따른 변화를 확인했습니다. PMOS/NMOS 크기 비율이 1.4335일 때 Vs는 VDD/2보다 낮았고, 1일 때...2025.04.28
-
PSpice를 이용한 반전증폭기 회로 모의해석2025.11.141. PSpice 시뮬레이션 PSpice는 전기회로 모의해석을 위한 프로그램으로, 본 실험에서는 OP-AMP를 이용한 반전증폭기 회로를 구성하고 DC sweep과 AC sweep을 통해 회로의 특성을 분석하였습니다. DC sweep에서는 0~25V 범위의 입력전압에 따른 출력파형을 분석하였고, AC sweep에서는 10~1GHz 범위의 주파수 특성을 확인하였습니다. 2. 반전증폭기 회로 OP-AMP를 이용한 반전증폭기는 입력전압의 극성을 반대로 하면서 증폭하는 회로입니다. 본 실험에서 설계된 반전증폭기는 3배의 증폭률을 가지며, 5...2025.11.14