총 17개
-
아날로그 및 디지털 회로 설계실습 결과보고서92025.01.171. 전가산기 회로 설계 이번 실험에서는 2-level 로직 회로와 XOR 게이트를 이용한 전가산기 회로를 설계하고 구현하였다. 입출력 단자의 전압을 측정하여 이론값과 일치하는지 확인하였고, LED를 활용하여 시각적으로 결과를 확인할 수 있었다. 또한 2-bit 전가산기 회로를 설계하여 병렬로 연결하여 전체 회로가 정상 작동하는지 확인하였다. 회로 구현 시 LED 소자 오류와 전압 강하 등의 문제가 있었지만, 전반적으로 설계 실습이 원활하게 진행되었다고 평가할 수 있다. 1. 전가산기 회로 설계 전가산기 회로 설계는 디지털 회로 설...2025.01.17
-
연세대 23-2 기초아날로그실험 A+3주차 결과보고서2025.01.041. 디지털 멀티미터 기능 실험에서 myDAQ의 디지털 멀티미터 기능을 활용하여 각 노드에 걸리는 저항, 등가 저항, 전류 등을 측정하였습니다. 이를 통해 회로의 특성을 분석할 수 있었습니다. 2. 회로 구현 실험에서 제시된 회로도를 bread board에 구현하였습니다. myDAQ의 +15V 포트와 GROUND 포트를 bread board에 연결하고, 1kΩ 저항 6개를 사용하여 회로를 구성하였습니다. 3. 저항 측정 각 노드 사이의 저항을 측정하였습니다. 이론값과 실측값을 비교하여 회로의 특성을 분석하였습니다. 또한 등가 저항과...2025.01.04
-
홍익대학교 디지털논리실험및설계 8주차 예비보고서 A+2025.05.041. Gated D Latch Gated D Latch의 경우 오직 하나의 입력 (D)과 EN 입력만을 가지고 있습니다. EN이 HIGH 일 때, D가 HIGH 면 Latch는 Set 상태이고 D가 LOW 이면 Latch는 Reset 상태입니다. 즉, EN이 HIGH인 경우 입력 D의 상태가 바로 Latch의 상태가 됩니다. 이때 EN이 LOW라면 입력 D에 어떤 값이 들어오든 Latch는 이전 상태를 그대로 유지하는 NC 상태가 됩니다. 2. D Flip-flop D Flip-flop의 경우 D 입력은 클록 펄스의 트리거 에지에서...2025.05.04
-
[A+보고서] 회로이론 프로젝트 결과 보고서_수동필터와 스피커 설계2025.05.131. 수동 필터 설계 실험을 통해 500Hz만 통과시키는 LPF(low pass filter)와 500Hz, 300Hz 모두 차단하는 LPF(low pass filter)를 설계하였다. 차단 주파수 계산과 주파수에 따른 정현파 변화를 관찰하였으며, RC 수동 필터의 이론과 특성을 이해하게 되었다. 2. 오디오 앰프 데이터시트 분석 LM4752 오디오 앰프의 데이터시트를 분석하여 입력 임피던스, 슬루율, PSRR, 폐루프 이득 등의 특성을 이해하고, 이를 바탕으로 앰프 설계에 활용할 수 있게 되었다. 3. 필터 설계 과정 필터를 독립...2025.05.13
-
아날로그 및 디지털회로 설계 실습 실습9_4-bit Adder 회로 설계_결과보고서2025.01.211. 전가산기 회로 설계 이번 실습에서는 AND, OR, NOT gate를 이용하여 2-단계 전가산기 회로와 XOR gate를 이용한 다단계 전가산기 회로를 설계하고 구현하였습니다. 스위치를 이용하여 입력을 변화시키며 출력을 관찰하였고, LED를 연결하여 결과를 확인하였습니다. 실험 결과는 설계실습계획서에서 작성했던 진리표와 일치하였습니다. 설계실습계획서에서는 3-input AND gate와 4-input OR gate를 이용하여 2-단계 회로로 설계했지만, 실습에서는 2-input AND gate와 2-input OR gate만 ...2025.01.21
-
중앙대학교 아날로그및디지털회로설계실습 9차 결과보고서2025.01.041. 전가산기 회로 설계 이번 실험실습에서는 입력 조합에 따라 출력이 결정되는 조합 논리 회로를 설계하는 방법을 익히고, 조합 논리 회로의 가산기 회로 중 전가산기 회로를 설계하였습니다. Inverter와 AND/OR gate를 활용하여 전가산기를 설계하였고, 전가산기의 진리표와 일치하게 동작하였습니다. 또한 XOR gate를 통해 S, AND/OR gate를 통해 Cout을 출력하는 전가산기를 설계하였고, 이 방식이 AND/OR gate를 이용한 전가산기보다 더 적은 수의 gate를 통해 단순하고 효율적으로 설계할 수 있다는 것을...2025.01.04
-
아날로그 및 디지털 회로 설계실습 결과보고서112025.01.171. 비동기 8진 카운터 설계 비동기 8진 카운터 회로를 구현하고 LED 연결, 버튼 스위치 연결, chattering 방지 회로 추가 등의 과정을 거쳐 카운터의 정상 동작을 확인하였다. chattering 방지 회로를 거치지 않고 바로 회로에 연결하였을 때 출력이 순간 불안정한 것을 확인하였다. 2. 비동기 및 동기 16진 카운터 설계 16진 비동기 카운터와 16진 동기 카운터를 각각 구현하고, Function generator를 사용하여 1Hz의 Square wave를 입력하여 동작을 확인하였다. 동기 카운터의 경우 매 순간 동...2025.01.17
-
광운대학교 전기공학실험 실험6. 논리조합회로의 설계 결과레포트 [참고용]2024.12.311. 논리조합회로의 설계 이 실험에서는 논리게이트 조합을 통해 복잡한 논리적 함수관계를 구하는 연습을 진행하고, K-map을 응용하여 논리함수를 효율적으로 단순화시키는 방법을 배웁니다. 또한 don't care 조건을 다루고, 조합논리회로 설계를 직접 해보며 가산기의 회로를 구현하고 반가산기와 전가산기의 기본 동작을 이해함으로써 논리회로 조작능력을 기릅니다. 2. 논리회로 설계 및 검증 실험을 통해 다양한 논리회로를 설계하고 구현하여 그 동작을 확인합니다. 예를 들어 4개의 버튼을 이용한 논리회로, 반가산기 및 전가산기 회로 등을 ...2024.12.31
-
전기및디지털회로실험 실험6 결과보고서2025.01.121. 논리조합회로 설계 실험을 통해 논리게이트의 조합으로 복잡한 논리적 함수관계를 구현하는 방법을 익히고, 불필요하게 복잡한 논리함수를 단순화시키는 카르노맵 활용법과 돈케어 조건 다루는 방법을 실습하였다. 또한 조합논리회로 설계의 예로 덧셈기(가산기)의 회로를 구현하여 반가산기와 전가산기의 기본동작을 이해하고 실제 회로설계에 적용하는 능력을 키웠다. 2. 논리회로 설계 및 구현 실험을 통해 주어진 조건을 만족시키는 부울함수를 구하기 위해 카르노맵과 don't care condition을 사용하여 SOM 형태의 부울대수식을 얻고, 이...2025.01.12
-
아날로그 및 디지털 회로 설계실습 결과보고서1 초전형 적외선 센서2025.05.151. 초전형 적외선 센서 초전형(Pyroelectric) 적외선 센서를 사용하여 회로를 설계하고 실험을 진행하였다. 센서에 +5V를 인가하고 Op-Amp에 +15V, -15V를 인가하여 회로를 구성하였다. 센서 위를 손으로 움직이면 출력신호가 증폭되어 나타났으며, 노이즈 제거를 위해 두 번째 Op-Amp 회로에 병렬로 10㎋의 커패시터를 연결하여 Low-Pass Filter 기능을 추가하였다. 이를 통해 노이즈가 상당히 감소한 깨끗한 파형을 확인할 수 있었다. 또한 Low-Pass Filter의 3dB-frequency를 계산하여 ...2025.05.15
1 / 2
