총 20개
-
[A+] 건국대 전기전자기초실험1 6주차 예비보고서 및 결과보고서2025.01.151. 중첩의 원리 중첩의 원리는 여러 개의 독립 전원을 포함하고 있는 회로에서, 회로 내의 어떤 점에서의 전류 또는 전압은 각 독립 전원이 단독으로 있을 때의 성분의 대수적인 합과 같다는 것이다. 이때 해당 전원을 제외한 나머지 독립전원들은 전압원이면 단락회로, 전류원이면 개방회로 대체된다. 1개의 전원만 인가된 상태로 응답을 구하는 과정을 반복하면서 각 전원에 의한 방향을 고려하여 중첩함으로써 모든 전원에 의한 응답을 구한다. 2. 테브난 등가회로 테브난의 정리는 회로를 독립적인 전압원 하나와 저항 하나가 직렬로 연결된 등가회로로...2025.01.15
-
건국대학교 전기전자기초실험2 연산증폭기1 예비레포트 결과레포트2025.01.291. 능동 저역 통과 필터 모의실험 1에서는 그림 1-1의 능동 저역 통과 필터 회로를 LTspice로 구현하고, 입력 전압과 출력 전압의 관계를 주파수에 따라 분석하였습니다. 실험 1에서는 실제 회로를 구성하여 동일한 분석을 수행하였습니다. 모의실험과 실험 결과를 비교하면 차단 주파수 근처에서는 유사한 결과를 보이지만, 차단 주파수에서 멀어질수록 오차가 증가하는 것을 확인할 수 있습니다. 이는 측정 시 발생하는 노이즈와 소자 연결의 오차, 유효숫자 등의 영향으로 판단됩니다. 2. 능동 고역 통과 필터 모의실험 2에서는 그림 2-1...2025.01.29
-
6주차 예비 보고서 4장 테브냉 및 노튼의 정리 (2)2025.05.011. 테브냉의 정리 테브냉의 정리는 임의의 구조를 갖는 능동회로망에서 회로 내의 임의의 두 단자 A, B를 선택하고 이 단자에 대하여 외부에서 보았을 때 등가적으로 하나의 전압원 V_TH와 직렬로 연결된 하나의 저항 R_TH로 대치할 수 있다는 것이다. 여기서 등가전압 V_TH는 주어진 회로망의 단자 A, B를 개방했을 때의 단자 A, B에 나타나는 전압과 같고, 등가저항 R_TH는 주어진 회로망의 모든 전원을 제거하고 단자 A, B에서 회로망 쪽으로 본 저항과 같다. 2. 노튼의 정리 노튼의 정리는 임의의 구조를 갖는 능동회로망에...2025.05.01
-
[A+]건국대 전기전자기초실험 10주차 예비 및 결과 레포트2025.01.151. 1차 저역 통과 필터 본 실험에서는 R,C로 이루어진 1차 저역 통과 필터를 구성하고 입출력 전압 특성 및 이득, 차단주파수에 대해 실험적으로 확인하고자 한다. 입력 전압의 주파수가 올라갈수록 출력 파형의 전압이 감소하므로 저주파 통과 필터임을 알 수 있다. 차단주파수는 출력이 최대출력의 70.7%일 때의 주파수로 정의한다. 즉, 차단주파수에서 29.3%만큼 출력이 감소된다. 저역통과 필터는 차단 주파수 이하의 주파수를 지닌 신호는 그대로 통과하여 출력되나 그 이상의 주파수에서는 크기가 감쇄되어 출력된다. 2. 1차 고역 통과...2025.01.15
-
등가 전원 정리_결과레포트2024.12.311. 테브난의 정리 테브난의 정리 실험을 통해 복잡한 회로를 하나의 전원과 하나의 저항으로 구성된 등가회로로 표현할 수 있음을 확인하였다. 실험 결과, 테브난의 등가 전압과 등가 저항을 계산하고 이를 이용하여 부하 전류를 구할 수 있었다. 오차 발생 원인으로는 저항 자체의 내부 오차, 측정 시 단자 인지 오류, 주변 온도 변화, 접촉 불량 등이 있었다. 향후 실험의 정밀도를 높이기 위해서는 정밀한 저항 사용, 온도 유지, 접촉 개선 등이 필요할 것으로 보인다. 2. 노튼의 정리 노튼의 정리 실험을 통해 복잡한 회로를 하나의 전류원과...2024.12.31
-
건국대학교 전기전자기초실험2 트랜지스터2 예비레포트 결과레포트2025.01.291. 트랜지스터 증폭 회로 종류 양극성 트랜지스터 증폭 회로는 고전압 신호와 전류를 증폭할 때 사용되며, 공통 증폭 회로는 이미터, 베이스, 컬렉터 중 하나가 공통으로 연결된다. 스위치 증폭 회로는 트랜지스터를 스위치로 사용하여 디지털 신호를 증폭한다. 2. 트랜지스터 공통 이미터 증폭기 회로의 바이어스 방법 트랜지스터 공통 이미터 증폭기 회로에서는 베이스-이미터 접합에 양의 전압(VBE)을 가하고, 바이어스 전압을 조절하여 베이스 전류를 원하는 값으로 설정한다. 그 후 컬렉터 전압을 VBE보다 크게 설정하고, 저항을 이용하여 트랜...2025.01.29
-
건국대학교 전기전자기초실험2 연산증폭기3 예비레포트 결과레포트2025.01.291. 영전위 검출 회로 그림 1-1의 영전위 검출 회로에서 (-) 반주기 전압이 출력되려면 회로를 수정하여 +5V에 연결된 50k옴 저항을 -5V에 연결하거나, +와 -단자를 반대로 연결하면 된다. 2. 윈도우 비교기 회로 그림 2의 윈도우 비교기 회로에서 입력 전압이 -0.1~0.1V일 때 출력 전압이 High가 되도록 하려면 위쪽 비교기와 아래쪽 비교기에 모두 전압분배로 0.1V가 걸리도록 저항을 바꿔주면 된다. 또는 저항을 49k, 1k옴으로 설정하여 비교기에 걸리는 전압을 조절할 수 있다. 3. 슈미트 트리거 회로 그림 3의...2025.01.29
-
A+맞은_전기전자기초실험2_일반실험1_결과보고서_RC직렬회로2025.05.101. RC 직렬회로의 위상 특성 측정 실험에서 측정한 저항과 커패시터 양단의 전압 값이 PSPICE로 측정한 값과 차이가 있었음. 오차의 원인은 오실로스코프에서 신호를 받아올 때 발생했을 수 있으며, 함수 발생기와 오실로스코프 간 케이블 연결 문제 또는 실험 장치 주변의 노이즈로 인한 것으로 추정됨. 2. RC 직렬회로의 임피던스 측정 4선 저항 측정으로 얻은 저항값은 이론값과 유사했지만, 오실로스코프로 측정한 저항과 커패시터의 첨두치 값은 PSPICE 측정값과 차이가 있었음. 오차의 원인은 오실로스코프에서 신호를 받아올 때 발생했...2025.05.10
-
A+맞은_전기전자기초실험2_일반실험2_결과보고서_다이오드특성실험(누설전류,turn-off과도응답,trr측정)2025.05.101. 실리콘 다이오드의 순방향 바이어스 특성 실리콘 다이오드의 V-I 특성곡선을 통해 장벽전위와 항복전압을 확인하였다. 측정값에서 0.1V단위로 전류증가량을 계산했을 때 0.7V에서 0.8V로 넘어갈 때부터 전류증가량이 선형으로 증가함을 확인했다. 0.01V단위로 측정해본결과 약 0.66V가 좀 더 정확한 장벽전위임을 확인했다. 오차의 원인으로는 전류계의 내부저항, 온도 차이 등이 있었다. 2. 실리콘 다이오드의 역방향 바이어스 특성 실리콘 다이오드의 역방향 바이어스 인가 시 누설전류를 측정하였다. PSpice를 이용한 모의실험 결...2025.05.10
-
A+맞은_전기전자기초실험2_일반실험4_결과보고서_클리핑,클램핑회로,제너다이오드,제너정전압조정기2025.05.101. 클리핑 회로 클리핑 회로는 입력 신호의 일부를 제거하여 출력 신호의 진폭을 제한하는 회로입니다. 이 실험에서는 다이오드를 이용한 클리핑 회로를 구현하고, 입력 신호의 크기에 따라 출력 신호가 어떻게 변화하는지 확인하였습니다. 모의실험과 실험 결과를 비교하여 클리핑 회로의 동작을 이해할 수 있었습니다. 2. 클램핑 회로 클램핑 회로는 입력 신호의 중앙값을 이동시켜 출력 신호의 레벨을 조정하는 회로입니다. 이 실험에서는 다이오드를 이용한 정 클램핑 회로와 부 클램핑 회로를 구현하고, 입력 신호와 출력 신호의 평균값을 측정하여 클램...2025.05.10
1 / 2
