1. JK 플립플롭 NAND 게이트를 이용하여 구성된 JK 플립플롭은 입력단자 J, K, 클록펄스 입력단자 CK, 출력단자 Q와 Q'로 이루어진다. 초기값 설정을 위해 J, K를 접지에 연결하고 CLR을 접지에 연결한 후 +5V에 연결해야 한다. 입력값에 따라 유지, 세트, 리셋, 토글 기능을 수행하며, 클록 신호에 동기화되어 동작한다. 2. D 플립플롭 D 플립플롭은 클록 신호가 0에서 1로 변할 때 D 입력값을 캡처한다. D=1이면 Q=1로 세트되고, D=0이면 Q=0으로 리셋된다. 3주차 실험 중 가장 간단한 실험으로, 단순한...

1. Half Adder(반가산기) TTL IC 7400 NAND gate와 TTL IC 7486 XOR gate를 사용하여 구성한 반가산기 실험. 두 개의 입력(A, B)에 대해 합(S)과 자리올림(C)을 출력. 진리표에 따라 A와 B의 합이 0이면 S=0, C=0; 1이면 S=1, C=0; 2이면 S=0, C=1의 결과를 얻음. 실험 결과가 이론값과 일치함을 확인. 2. Full Adder(전가산기) 두 개의 Half Adder와 TTL IC 7432 OR gate를 조합하여 구성한 전가산기 실험. 세 개의 입력(A, B, 이전...