총 63개
-
[A+, 에리카] 회로이론응용및실험레포트 10. OP Amp의 기초 회로2025.05.151. OP Amp OP Amp는 연산증폭기로서 여러 개의 트랜지스터로 구성된 차동 선형 증폭기이다. 실제 OP Amp의 이득은 상당히 크지만 그 값은 유한하며 인가한 전압보다 더 큰 출력 전압은 나올 수 없다. 또한 실제 OP Amp에서의 전압 이득은 단순한 상수가 아니고 주파수와 상관 관계를 가진다. 2. Inverting Amplifier op amp의 + 단자는 접지되어 있다. Op amp에서 + 단자와 – 단자 는 같은 전압을 유지하기 때문에 + 단자와 – 단자는 그라운드 전압 0V를 유지하고 있다. op amp로 흘러 들어...2025.05.15
-
경북대학교 기초전기전자실험 Active Filter 실험보고서2025.05.091. 필터(Filter) 필터는 신호 처리에서 특정한 신호에서 원하지 않는 신호를 차단하거나 원하는 신호만 통과시키는 기능을 하는 장치나 그러한 과정을 의미한다. 필터는 수동필터와 능동필터로 구분되며, 선형성 여부에 따라 LPF, HPF, BPF, BSP 등으로 구분된다. 2. 수동필터(Passive filter) 수동필터는 저항, 인덕터, 커패시터로만 구성된 필터를 말하며, 수동소자의 사용에 따라 RC필터와 LC필터로 나눌 수 있다. 수동필터는 출력의 진폭을 감소시키며, 주로 고주파용으로 사용된다. 3. 능동필터(Active fi...2025.05.09
-
아주대학교 A+전자회로실험 실험6 예비보고서2025.05.091. 삼각파 발생회로 실험 목적은 연산 증폭기를 사용한 슈미트 트리거 회로와 적분기를 연결하여 삼각파 및 구형파 발생 회로의 동작 원리를 배우고, 실제 실험을 통해 회로를 구현하여 발진 주파수 f_o를 측정하고 계산식으로 구한 값과 비교하여 이론식을 증명하는 것입니다. 삼각파 발생 회로는 슈미트 트리거 회로와 적분회로로 구성되며, 전원을 인가하면 A1의 출력 전압은 +- V_0,sat 크기의 구형파가 되고, A2는 적분 회로이자 부궤환 회로이므로 삼각파 특성을 갖게 됩니다. 이론적으로 주기는 T_0 = 4RC(R_2/R_1)이고 주...2025.05.09
-
전자공학실험 20장 연산 증폭기 응용 회로 A+ 예비보고서2025.01.131. 연산 증폭기 응용 회로 이 실험에서는 연산 증폭기를 이용한 응용회로를 분석하고 설계할 수 있는 능력을 배양하고자 한다. 연산 증폭기를 이용하여 비반전 증폭기, 반전 증폭기, 아날로그 전압 덧셈기 등의 피드백 회로를 구성하고, 연산 증폭기의 특성이 응용 회로에 미치는 영향을 파악한다. 2. 반전 증폭기 실험회로 1과 같이 반전 증폭기를 구성하고, 입력 전압의 크기를 변화시키면서 출력 전압과 전압 이득을 측정한다. 이상적인 연산 증폭기와 실제 연산 증폭기의 경우 입력과 출력 사이의 전달 함수를 구하고, PSpice 시뮬레이션을 통...2025.01.13
-
전자공학실험 23장 연산 증폭기 응용 회로 1 A+ 결과보고서2025.01.151. 연산 증폭기 응용 회로 이 실험에서는 연산 증폭기를 이용한 응용 회로를 분석하고 설계할 수 있는 능력을 배양하고자 한다. 연산 증폭기를 이용하여 비반전 증폭기, 반전 증폭기, 아날로그 전원 덧셈기 등의 피드백 회로를 구성하고, 연산 증폭기의 특성이 응용 회로에 미치는 영향을 파악한다. 2. 반전 증폭기 실험회로 1에서 R1=10kΩ, R2=20kΩ일 때 입력 파형과 출력 파형을 측정하고, 전압 이득을 계산하였다. 전압 이득은 약 2[V/V]로 이상적인 반전 증폭기의 전압 이득과 동일함을 확인하였다. 또한 R1=10kΩ, R2=...2025.01.15
-
전자회로실험 과탑 A+ 결과 보고서 (실험 23 연산 증폭기 응용 회로 1)2025.01.291. 비반전 증폭기 비반전 증폭기는 연산 증폭기의 비반전 단자에 입력 신호를 연결하여 신호를 증폭하는 회로다. 이 회로에서 입력 신호가 비반전(+) 단자로 들어가기 때문에, 출력 신호는 입력 신호와 동일한 위상을 가지며, 반전되지 않는다. 이득은 피드백 저항과 입력 저항의 비율로 결정되며, 로 계산된다. 이를 통해 원하는 이득을 설정할 수 있고, 높은 입력 임피던스와 낮은 출력 임피던스를 가지는 특성이 있어 신호 처리에 유리하다. 2. 반전 증폭기 반전 증폭기는 연산 증폭기의 반전(-) 단자에 입력 신호를 연결하여 신호를 증폭하는 ...2025.01.29
-
실험 23_연산 증폭기 응용 회로 1 예비보고서2025.04.281. 비반전 증폭기 비반전 증폭기는 연산 증폭기의 전압 이득이 무한대라고 가정하면 가상 단락의 개념을 이용하여 입력 전압이 출력 전압과 같다는 것을 보여준다. 하지만 실제 연산 증폭기의 전압 이득이 무한대가 아닌 A_0의 값일 경우 전체 전압 이득은 식 (23.2)와 같이 표현할 수 있다. A_0가 크면 클수록 이상적인 값으로부터의 오차가 줄어든다. 2. 반전 증폭기 반전 증폭기는 연산 증폭기의 전압 이득이 A_0의 값일 경우 전체 전압 이득은 식 (23.2)와 같이 표현할 수 있다. 역시 A_0가 크면 클수록 이상적인 값으로부터의...2025.04.28
-
건국대학교 전기전자기초실험2 펄스폭변조회로 결과레포트2025.01.291. 레벨 쉬프트 회로 실험 1에서는 레벨 쉬프트 회로를 구성하고, 입력 전압(함수발생기)과 출력 전압(오실로스코프)을 관찰하였습니다. VDC를 0.5V와 1V로 변경하면서 출력 파형의 변화를 확인하였습니다. 2. 펄스 폭 변조 회로 실험 2에서는 펄스 폭 변조 회로를 구성하고, 삼각파 입력 전압(Vtri)과 출력 전압(Vout)을 관찰하였습니다. VREF 전압을 0.5V, 1.0V, 1.5V, 2.0V, 2.5V로 변경하면서 출력 파형의 변화를 확인하였습니다. 3. 펄스 폭 변조 회로 2 실험 3에서는 레벨 쉬프트 회로와 펄스 폭...2025.01.29
-
전자전기컴퓨터설계1 결과보고서 7주차2025.05.041. 연산증폭기(OP amp) 연산증폭기(OP amp : Operational Amplifier)는 덧셈, 곱셈, 뺄셈, 나눗셈의 수학적인 연산의 기능을 수행할 수 있도록 만들어진 고 이득 직렬증폭기로, 신호처리, 컴퓨터, 통신, 신호발생장치 및 측정장치 등 다양한 종류의 전자 회로에서 중요한 구성 요소(building block)로 사용되고 있다. 이상적인 연산증폭기는 전압이득이 무한대, 입력저항이 무한대, 출력저항이 0, 주파수대역이 0~무한대이다. 연산 증폭기의 최대 장점은 외부에서의 저항, 콘덴서등의 소자로 부귀환을 걸어서 ...2025.05.04
-
아날로그회로실험및설계 Op-Amp 미분기 실험 보고서2025.01.241. 연산 증폭기 연산 증폭기는 구현하는 단자가 2개의 지점에서 전류가 나오기 시작하면서 이것을 증폭으로 구현하는 소자입니다. 이미터 부분에는 들어오는 전류를 전체적으로 통제하고 이를 관리하기 효율적으로 증폭을 구현하는 것에 정의를 두고 있습니다. 컬렉터 부분은 이 전류를 모아서 회로적으로 구현이 가능하게 소자의 증폭을 전달해줍니다. 그래서 이미터 부분과 컬렉터 부분의 두 지점에서 증폭이 구현되어서 연산증폭기라고 정의를 내리는 것입니다. 2. 반전 증폭기 반전 증폭기는 출력 전압이 입력에 비례한 값에 부호는 반전되어 나타나는 회로 ...2025.01.24
1 / 7
