총 32개
-
논리회로설계실험 8주차 register 설계2025.05.151. 8-bit register 이번 실습에서는 8-bit register와 8-bit shift register를 structural modeling으로 구현하였습니다. 8-bit register는 입력 신호 IN[7:0]을 클럭 엣지에서 출력 신호 OUT[7:0]으로 그대로 전달하는 기능을 합니다. 또한 리셋 신호 RST가 1일 때 출력을 0으로 초기화합니다. 실험 결과 behavioral modeling과 structural modeling의 출력이 일치하여 8-bit register가 정상적으로 작동함을 확인하였습니다. 2....2025.05.15
-
광운대학교 전기공학실험 실험6. 논리조합회로의 설계 예비레포트2024.12.311. 논리회로의 단순화 논리게이트의 조합을 통해 복잡한 논리적 함수관계를 구현할 수 있다. 진리표, 부울대수, 논리회로도를 사용하여 논리회로를 표현할 수 있으며, 이 세 가지 방법은 서로 1:1 대응관계가 있다. 논리회로를 설계할 때는 진리표를 작성하고, 이를 논리식으로 표현한 뒤 부울대수 법칙을 적용하여 단순화하는 과정을 거친다. Karnaugh-map(K-map)을 활용하면 논리식을 더욱 효율적으로 단순화할 수 있다. 2. Karnaugh-map을 통한 논리회로 단순화 Karnaugh-map(K-map)은 진리표를 2차원적으로 ...2024.12.31
-
논리회로설계실험 6주차 D Latch 설계2025.05.151. D Latch 이번 실습의 목표는 D Latch를 Behavioral modeling, Dataflow modeling, Gate-level modeling, 그리고 Structural modeling으로 구현하는 것입니다. D Latch의 기본적인 구조와 작동 방식을 이해하고, 이를 바탕으로 다양한 모델링 방법을 통해 D Latch를 구현하였습니다. 이를 통해 논리회로 설계에 대한 이해도를 높일 수 있었습니다. 2. Schematic 설계 D Latch의 schematic을 두 가지 방법으로 그려보았습니다. 첫 번째는 log...2025.05.15
-
POS형 부울 함수들의 카노프 맵 작성2025.01.121. POS형 부울 함수 제목에 언급된 바와 같이, 이 프레젠테이션은 POS형 부울 함수들에 대한 카노프 맵을 작성하는 것을 다루고 있습니다. POS형 부울 함수는 논리 회로 설계에서 중요한 역할을 하는 함수로, 이를 시각화하는 카노프 맵을 작성하는 방법을 설명하고 있습니다. 2. 카노프 맵 카노프 맵은 부울 함수를 시각화하는 도구로, 입력 변수와 출력 값의 관계를 직관적으로 보여줍니다. 이 프레젠테이션에서는 POS형 부울 함수들의 카노프 맵을 작성하는 방법을 단계별로 설명하고 있습니다. 3. 논리 회로 설계 POS형 부울 함수는 ...2025.01.12
-
논리회로설계실험 9주차 counter설계2025.05.151. Ripple counter (D flip flop) Ripple counter의 기본 구조는 D flip flop을 이용하는 것이다. 출력 값 OUT[3:0]은 0000에서 시작하여 clk의 positive edge마다 2진수 1씩 증가하는 형태로 변화한다. 이를 통해 structural modeling으로 ripple counter를 구현할 수 있다. 2. Ripple counter (JK flip flop) JK flip flop을 이용한 ripple counter의 경우, 가장 왼쪽의 JK flip flop에서 OUT[0...2025.05.15
-
논리식 최소항 표현, 진리표 작성 및 간소화2025.01.041. 부울대수 부울대수는 영국의 수학자 George Boole이 1854년 제시한 용어로, 기호에 따라 논리함수를 나타내는 수학적 방법이다. 이후 미국의 수학자 Claude E. Shannon이 부울대수를 이용해 스위칭 회로에 응용할 수 있다는 사실을 밝혔고, 이에 따라 부울대수를 스위칭 대수로 부르기도 한다. 부울대수는 AND, OR, NOT 등의 논리적 연산으로 정의되는 수학적 학설로, 디지털 논리 시스템에서 회로 연구와 분석에 필요한 논리수학이다. 2. 논리식 변환 주어진 논리식 은 곱의 합형인 SOP(Sum of Produc...2025.01.04
-
광운대학교 전기공학실험 실험6. 논리조합회로의 설계 결과레포트 [참고용]2024.12.311. 논리조합회로의 설계 이 실험에서는 논리게이트 조합을 통해 복잡한 논리적 함수관계를 구하는 연습을 진행하고, K-map을 응용하여 논리함수를 효율적으로 단순화시키는 방법을 배웁니다. 또한 don't care 조건을 다루고, 조합논리회로 설계를 직접 해보며 가산기의 회로를 구현하고 반가산기와 전가산기의 기본 동작을 이해함으로써 논리회로 조작능력을 기릅니다. 2. 논리회로 설계 및 검증 실험을 통해 다양한 논리회로를 설계하고 구현하여 그 동작을 확인합니다. 예를 들어 4개의 버튼을 이용한 논리회로, 반가산기 및 전가산기 회로 등을 ...2024.12.31
-
논리회로설계실험 10주차 up down counter설계2025.05.151. Moore machine Moore machine의 가장 큰 특징은 output이 current state에 의해서만 결정된다는 것이다. 이러한 특징을 이용하여 3-bit up-down counter를 Moore machine-style diagram으로 그려보았다. 오른쪽의 diagram과 같이 current state에 의해서만 output이 결정되는 Moore machine-style diagram이 그려진다. Input으로 reset, mode가 필요하며, output으로는 next_state가 필요하다. S0부터 S7...2025.05.15
-
방통대 디지털논리회로 출석과제물2025.01.251. 디지털논리회로 이 자료는 방송통신대학교 디지털논리회로 과목의 출석 과제물입니다. 과제물에는 교재 3장, 4장, 5장의 주관식 문제들이 포함되어 있습니다. 문제들은 불 대수 연산, 최소항 표현, 논리회로 설계 등 디지털논리회로의 기본 개념과 기술을 다루고 있습니다. 이를 통해 학생들이 디지털논리회로의 기본 원리와 응용 능력을 배양할 수 있습니다. 1. 디지털논리회로 디지털논리회로는 전자공학의 핵심 분야로, 디지털 신호를 처리하고 제어하는 기술입니다. 이는 컴퓨터, 통신 기기, 자동화 시스템 등 다양한 전자 기기의 기반이 되는 중...2025.01.25
-
디지털 논리실험 1주차 예비보고서2025.05.061. AND 게이트 AND 게이트의 datasheet를 읽는 법을 설명하고, 기본 실험(1)의 회로 결선 방법을 pin 번호를 이용하여 설명하였습니다. VCC와 GND를 직접 결선하면 쇼트가 발생할 수 있으므로 주의해야 합니다. 기본 실험(4)와 응용 실험(2)의 회로 구현 방법도 설명하였습니다. 2. OR 게이트 OR 게이트는 두 개의 입력 값 중 한 개의 값이 1이면 출력 값이 1이 되는 특성을 가지고 있습니다. 응용 실험(1)에서는 OR 게이트와 NOT 게이트가 결합된 회로의 동작을 설명하였습니다. 3. NOT 게이트 NOT ...2025.05.06
1 / 4
